射頻PCB的仿真優(yōu)化一直是研究的重要領(lǐng)域，尤其是當(dāng)手機(jī)等智能電子設(shè)備更新?lián)Q代的速度越來越快，如何能快速地迭代現(xiàn)有產(chǎn)品，進(jìn)行仿真優(yōu)化是射頻工程師關(guān)注的重點(diǎn)。保障質(zhì)量、降低成本、加快迭代速度成為了每個(gè)公司的核心競爭力。而一款好的仿真工具，有助于很好的解決以上問題，用最小的花費(fèi)帶來最大的優(yōu)勢。

本文介紹了采用芯和半導(dǎo)體XDS軟件進(jìn)行射頻PCB的設(shè)計(jì)優(yōu)化流程。XDS集成了原理圖和版圖兩個(gè)仿真模塊，擁有與之配套的電路仿真引擎和電磁場仿真引擎。利用XDS進(jìn)行射頻PCB仿真，設(shè)計(jì)者不但能快速得出仿真結(jié)果，也能借助XDS中的Parametric參數(shù)化優(yōu)化、Optimization目標(biāo)優(yōu)化、DOE敏感度分析、Yield統(tǒng)計(jì)分析等優(yōu)化功能模塊，快速實(shí)現(xiàn)匹配電路中器件的優(yōu)化設(shè)計(jì)，快速找到物料成本最低并且性能最好的參數(shù)組合，實(shí)現(xiàn)系統(tǒng)的最優(yōu)設(shè)計(jì)。

射頻PCB的建模仿真流程

XDS支持導(dǎo)入所有主流格式的設(shè)計(jì)文件：包括Cadence、PADS、Zuken的設(shè)計(jì)文件等。導(dǎo)入時(shí)選擇需要的網(wǎng)絡(luò)名，使用切割工具對仿真區(qū)域進(jìn)行精簡，建立端口并執(zhí)行仿真就能得到S參數(shù)結(jié)果。

1.射頻PCB建模

在XDS中可以快速導(dǎo)入多種格式設(shè)計(jì)文件，本文選用導(dǎo)入.brd的格式文件，選擇全部網(wǎng)絡(luò)后，立即建立了整個(gè)PCB的三維模型，并且包含了所有相關(guān)的疊層信息。本案例僅仿真單通路，因此我們選擇切割工具，將要仿真的這一路單獨(dú)分離出來。（出于知識產(chǎn)權(quán)的原因，我們將模型效果做模糊處理，如圖1所示）。

圖 1：XDS中建立模型（已模糊處理）

在XDS2021.01.SP1中，新增了PCB及原理圖加密功能，能夠有效的保護(hù)設(shè)計(jì)文件。在模型工程中選擇右鍵Create Encrypted Model建立加密模型，然后選擇要隱藏的網(wǎng)絡(luò)、端口等，如圖2。然后選擇Export Encrypted Model導(dǎo)出加密模型，在這一步可以設(shè)計(jì)加密密碼，如圖3。再選擇導(dǎo)入這個(gè)模型之后，可以看到之前選擇的關(guān)鍵信息都已被屏蔽，如圖4。

圖 2 3：建立加密模型、導(dǎo)出加密模型

圖 4：導(dǎo)入加密模型

2.創(chuàng)建端口，設(shè)置仿真參數(shù)

XDS創(chuàng)建端口十分簡單，除了可手動在每個(gè)通路中添加端口外，也可選擇自動添加所有端口，如圖5，再從中篩選需要的端口。

圖 5：自動添加端口

XDS的求解器設(shè)置包含“精確求解”和“快速求解”兩種快捷模式，提高了工程師設(shè)置仿真的效率。此外，對網(wǎng)格劃分或者精度有較高要求的工程師可以進(jìn)行更為詳細(xì)的高級設(shè)置。

圖 6：求解器和網(wǎng)格設(shè)置

3.場路協(xié)同仿真

XDS除了可以進(jìn)行電磁場仿真，還可以幫助射頻工程師進(jìn)行場路協(xié)同仿真，在工程樹中版圖右鍵添加到原理圖中，可以將版圖導(dǎo)入原理圖中，如圖6。這樣可以在不同的端口之間，添加器件模型。目前除了已有的MURATA器件外，芯和半導(dǎo)體正在積極和國內(nèi)器件廠商合作，很快將有更多國產(chǎn)器件模型庫添加進(jìn)來，滿足工程師的使用需求，如圖8，圖9。

圖 7：將版圖導(dǎo)入原理圖

圖 8 9：導(dǎo)入器件庫、在原理圖中添加器件

圖 10 11：RL結(jié)果、IL結(jié)果

射頻PCB優(yōu)化

XDS提供了Parametric參數(shù)化優(yōu)化、Optimization目標(biāo)優(yōu)化、DOE敏感度分析、Yield統(tǒng)計(jì)分析、Tuning實(shí)時(shí)調(diào)諧等優(yōu)化功能模塊，設(shè)計(jì)者可以快速實(shí)現(xiàn)匹配電路中器件的優(yōu)化設(shè)計(jì)，快速找到物料成本最低并且性能最好的參數(shù)組合，實(shí)現(xiàn)系統(tǒng)的最優(yōu)設(shè)計(jì)優(yōu)化。

功能介紹

Optimization：目標(biāo)優(yōu)化功能，工程師可以利用這個(gè)功能，給定一個(gè)目標(biāo)，將鏈路中的器件進(jìn)行優(yōu)化，利用優(yōu)化后的結(jié)果進(jìn)行再次設(shè)計(jì)。在工程樹中右鍵Add Optimization，在下面新增的OptimizationSetup 中點(diǎn)擊“Property…”，彈出“Setup Optimization：OptimizationSetup”編輯窗口，用戶可在該窗口設(shè)置變量范圍、優(yōu)化目標(biāo)等屬性。

圖 12：Optimization 設(shè)置

圖 13：Optimization 結(jié)果

DOE：質(zhì)量控制敏感度分析，工程師可以通過查看不同器件的公差，給整個(gè)系統(tǒng)來帶的誤差進(jìn)行分析，用盡可能少的樣本次數(shù)分析產(chǎn)品性能和設(shè)計(jì)參數(shù)間的敏感度關(guān)系，將那些容易差生誤差的敏感性器件，替換成更高品質(zhì)的器件。定義好Design Variable后，在工程樹中右鍵單擊Add DOE,在下面新增的DoeSetup右鍵點(diǎn)擊“Property…”，彈出“Setup Doe：DoeSetup”編輯窗口，用戶可在該窗口設(shè)置變量范圍、優(yōu)化目標(biāo)等屬性。如圖14的結(jié)果，不同的器件展現(xiàn)出對于不同公差所帶來的影響也不同。

圖 14：DOE 結(jié)果分析

Yield：利用指定的概率分布改變一組參數(shù)值的過程，以確定有多少可能的組合能夠滿足預(yù)定的性能指標(biāo)。Yield是統(tǒng)計(jì)設(shè)計(jì)的度量單位。它被定義為滿足性能規(guī)范的設(shè)計(jì)數(shù)量與生產(chǎn)的設(shè)計(jì)總數(shù)的比率。它也可以被認(rèn)為是一個(gè)給定的設(shè)計(jì)樣本通過規(guī)格的概率。在工程樹中右鍵單擊Add Yield, 右鍵YieldSetup 點(diǎn)擊“Property…”，彈出“Setup Yield：YieldSetup”編輯窗口，用戶可在該窗口設(shè)置變量范圍、初始相關(guān)系數(shù)、優(yōu)化目標(biāo)等屬性。

圖 15：Yield 結(jié)果分析

總結(jié)
本文介紹了芯和半導(dǎo)體XDS工具快速創(chuàng)建射頻PCB模型，仿真分析并優(yōu)化的流程。針對射頻PCB，XDS不但可以快速建模仿真，還可以將文件進(jìn)行加密處理，仿真完成后，可以利用Yield、DOE和Optimization工具進(jìn)行鏈路優(yōu)化，幫助工程師快速得到仿真結(jié)果。

審核編輯 黃宇