專用集成電路(Application SpecificIntegrated Circuit, ASIC)是針對特定用途定制的集成電路。它與通用集成電路如 CPU、存儲器、FPGA 等相比，更能按照應(yīng)用需求設(shè)計并實現(xiàn)特定功能。現(xiàn)代 ASIC 通常包括微處理器、存儲器（包括 ROM、RAM、閃存）和其他IP功能模塊（如 PLL、LVDS、ADC、LDO等)，這樣的 ASIC 也通常被稱為 SoC。ASIC 中常見的 IP模塊包括客戶自有工具 (Customer- Owned Tooling, COT)模塊。ASIC 大量應(yīng)用于智能手機(jī)、計算機(jī)、通信設(shè)備、汽車電子等。常見的 ASIC 產(chǎn)品有高通的驍龍(Snapdragon800/600/400/200） 系列，海思半導(dǎo)體的麒麟（Kirin）系列，AMD 基于皓龍(Opteron）處理器的 A 系列 APU (CPU融合 GPU)，NVIDIA 的 GeForce 顯卡系列等。

ASIC 與專用標(biāo)準(zhǔn)產(chǎn)品 (Application Specific Standard Product, ASSP) 本質(zhì)是一致的，ASSP 是 ASIC 的一種更加通用的特例。ASSP 可作為現(xiàn)成的組件使用，例如獨(dú)立的 USB 接口芯片，而ASIC 則是根據(jù)特定功能而開發(fā)的，通常專用在特定系統(tǒng)中。

ASIC 的主流設(shè)計流程是根據(jù)系統(tǒng)設(shè)計和規(guī)范 (System Design and Specification )進(jìn)行架構(gòu)設(shè)計，用硬件描述語言編寫 RTL 代碼并進(jìn)行功能仿真 (FunctionalSimulation）和測試，通過綜合(Synthesis） 優(yōu)化并進(jìn)行邏輯驗證與可測性設(shè)計產(chǎn)生門級網(wǎng)表（Gate Level Netlist)，交付物理設(shè)計團(tuán)隊進(jìn)行布局布線 (Place andRoute）并滿足時序（Timing） 等要求，通過物理驗證和可制造性設(shè)計滿足設(shè)計要求，進(jìn)行簽核 （Sign-Off) 后最終交付圓片廠生產(chǎn)。一個典型的 ASIC 設(shè)計流程如圖2-29 所示。ASIC 的主流設(shè)計方式有全定制( Full Custom）和半定制(semi-Custom）兩種，全定制是按照設(shè)計流程依次進(jìn)行各個階段的實現(xiàn)，半定制則是利用成熟的IP 設(shè)計實現(xiàn)特定功能。以存儲器、標(biāo)準(zhǔn)單元庫 （ StandardCells）到復(fù)雜的 IP都已經(jīng)有廠商提供多種解決方案。與 COT模式需要客戶完全設(shè)計整個后端的流程相比，ASIC 利用已有平合節(jié)約了開發(fā)時間和研發(fā)成本。另外，結(jié)構(gòu)化的ASIC (Structured ASIC)能夠提高設(shè)計性能，降低一次性開支(Non-recuurence Expense,NRE）成本，同時具備 ASIC 和 FPGA 的特性，例們eASIC公司的產(chǎn)品模式。

隨著半導(dǎo)體工藝線寬的縮小，在同樣芯片面積上，ASIC 產(chǎn)品的晶體管數(shù)目增加、成本降低、性能提高。2012-2018 年全球半導(dǎo)體制造商可用于 ASIC產(chǎn)品生產(chǎn)的先進(jìn)技術(shù)節(jié)點(diǎn)和相關(guān)工藝如圖 2-30 所示。

ASIC 的發(fā)展離不開電子設(shè)計自動化 (Electronic Design Automation, EDA)軟件的開發(fā)。這些軟件工具包括系統(tǒng)設(shè)計與驗證工具（如 Incisive、VCS 等）、數(shù)字綜合與物理設(shè)計工具 （如 Innovus、Calibre 等）、電路設(shè)計與仿真工具（如HSpice、Spectre等）、PCB 設(shè)計軟件（如 Sigrity Xpedition 等）。目前主要有Cadence、 Mentor Graphics（2017年被西門子合并）和 Synopsys三家 EDA 公司提供 ASIC 設(shè)計的各種工具方法和設(shè)計流程。