一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺析D觸發(fā)器的建立時(shí)間和保持時(shí)間物理含義

冬至子 ? 來(lái)源:志芯 ? 作者:Jack Xu ? 2023-12-04 15:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

圖片

圖1 D某款觸發(fā)器示意圖

我理解這個(gè)D觸發(fā)正常運(yùn)轉(zhuǎn)要滿足四個(gè)約束,第一個(gè)是建立時(shí)間,第二個(gè)是保持時(shí)間,第三個(gè)是對(duì)于最后一個(gè)傳輸門的關(guān)斷時(shí)間的控制,第四個(gè)是時(shí)鐘周期 約束。

建立時(shí)間約束和保持時(shí)間和保持時(shí)間約束是使觸發(fā)器能夠正常采集新的數(shù)據(jù)信號(hào)D,時(shí)鐘周期約束是使數(shù)據(jù)信號(hào)能夠正常的傳播給下一級(jí)觸發(fā)器。

我們把D觸發(fā)器的前一個(gè)鎖存器(或者叫雙穩(wěn)態(tài)電路,就是前一個(gè)環(huán)形電路)叫做D觸發(fā)器的采集部分,把D觸發(fā)器的后一個(gè)鎖存器(或者叫雙穩(wěn)態(tài)電路,就是后一個(gè)環(huán)形電路)叫做D觸發(fā)器的傳播部分。

建立時(shí)間約束

假設(shè)CLK的初始狀態(tài)為0,從左往右,此時(shí)第一個(gè)傳輸門導(dǎo)通,第二個(gè)傳輸門關(guān)閉,第三個(gè)傳輸門關(guān)閉,第四個(gè)傳輸門導(dǎo)通。

此時(shí)D觸發(fā)器的采集部分信號(hào)走向?yàn)椋篋 -> a -> b -> c -> d 。從以上信號(hào)走向可以看出,信號(hào)必須在CLK上升沿到來(lái)之前在d點(diǎn)保持穩(wěn)定,否則如果在這之前D pin的信號(hào)發(fā)生變化,就會(huì)導(dǎo)致DFF鎖住錯(cuò)誤的信號(hào)。

換句話說(shuō),如果假設(shè)路徑1需要花費(fèi)的時(shí)間為t0,那么D處的信號(hào)必須要在CLK上升沿之前的t0或更早的時(shí)間內(nèi)保持穩(wěn)定。此即setup的物理意義,也是timing report種library setup time所代表的含義。

為什么在建立階段,信號(hào)需要傳播到d點(diǎn),而不是a點(diǎn)或b點(diǎn)或c點(diǎn)呢?因?yàn)?a href="http://www.www27dydycom.cn/outside?redirect=#" target="_blank">反相器的導(dǎo)通靠的是柵極襯底之間的電勢(shì)差在襯底表面形成一層反型層來(lái)導(dǎo)電。

以pmos為例,襯底是N阱,襯底表面的反型層p型層,但是其實(shí)襯底表面的空穴(帶正電)和襯底里面的電子(多子,帶負(fù)點(diǎn))一直存在對(duì)向運(yùn)動(dòng)(這種運(yùn)動(dòng)是不是叫湮沒(méi)?一次消滅一對(duì)導(dǎo)電粒子)(運(yùn)動(dòng)能量來(lái)源一是二者之前天然電勢(shì)差形成的靜電能);

在反向器輸入端有電流輸入時(shí),可以不斷的提供靜電位能使得襯底上的反型層保持一定的粒子濃度進(jìn)行導(dǎo)電;當(dāng)反相器輸入電流突然消失,沒(méi)有持續(xù)的電位能維持反型層的存在,那么此時(shí)反相器的導(dǎo)電性只能維持一個(gè)很短的時(shí)間;

另外反相器此時(shí)的輸入電流在導(dǎo)線(有電阻,會(huì)做功)上不斷耗散,可能電流都傳不到下一個(gè)反相器;所以數(shù)據(jù)信號(hào)必須傳播到d點(diǎn)。

此時(shí)D觸發(fā)器的傳播部分信號(hào)走向?yàn)椋篽->e->f->g->h。后一個(gè)環(huán)形電路導(dǎo)通,使得觸發(fā)器輸出端Q一直是一個(gè)穩(wěn)定態(tài)。

保持時(shí)間約束

當(dāng)CLK從0變成1后,從左往右,此時(shí)第一個(gè)傳輸門關(guān)閉,第二個(gè)傳輸門導(dǎo)通,第三個(gè)傳輸門導(dǎo)通,第四個(gè)傳輸門關(guān)閉。

此時(shí)信號(hào)走向?yàn)閐 -> a -> -> b -> e -> f(Q) -> g -> h。需要注意的是,當(dāng)信號(hào)從0變?yōu)?的過(guò)程中,在一段很短的時(shí)間內(nèi),所有傳輸門都可能導(dǎo)通,若此時(shí)D端信號(hào)發(fā)生變化而CLK的transition比較慢,則會(huì)發(fā)生新值覆蓋舊值而導(dǎo)致信號(hào)錯(cuò)誤的現(xiàn)象。

因此,D段信號(hào)需要在傳輸門完成開(kāi)/關(guān)過(guò)程中保持穩(wěn)定,此即為hold的物理意義,也是timing report中l(wèi)ibrary hold time代表的含義。

為什么CLK從0變?yōu)?后,d->a->b->c->d環(huán)形電路可以保持呢(傳輸過(guò)程中間肯定有能量耗散)?是不是因?yàn)槊看蝹鲗?dǎo)到傳輸門之后,電源網(wǎng)絡(luò)又重新給反相器的柵襯電容充電,所以讓能量又起來(lái)了?

對(duì)于最后一個(gè)傳輸門的關(guān)斷時(shí)間的控制

在信號(hào)從d傳輸?shù)絝(Q的)過(guò)程中, e點(diǎn)和f點(diǎn)之間的反相器的柵漏電容的逐步變小(電荷在釋放)導(dǎo)致輸入電流逐漸截止;如果第四個(gè)傳輸門(從左往右)關(guān)閉的過(guò)早,那么可能導(dǎo)致Q端的輸出為高阻態(tài),為了防止這種情況出現(xiàn),最后一個(gè)傳輸門不能過(guò)早關(guān)斷。

時(shí)鐘周期約束

時(shí)鐘上升沿到達(dá)后至少要保證數(shù)據(jù)信號(hào)從d點(diǎn)傳播到h點(diǎn),中間的delay為 t1的話,那么時(shí)鐘周期應(yīng)該≥2t1.

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 反相器
    +關(guān)注

    關(guān)注

    6

    文章

    317

    瀏覽量

    44267
  • 鎖存器
    +關(guān)注

    關(guān)注

    8

    文章

    926

    瀏覽量

    42392
  • D觸發(fā)器
    +關(guān)注

    關(guān)注

    3

    文章

    173

    瀏覽量

    48764
  • 電容充電
    +關(guān)注

    關(guān)注

    0

    文章

    68

    瀏覽量

    8875
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    128

    瀏覽量

    17613
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    靜態(tài)時(shí)序之建立時(shí)間保持時(shí)間分析

    靜態(tài)時(shí)序分析包括建立時(shí)間分析和保持時(shí)間分析。建立時(shí)間設(shè)置不正確可以通過(guò)降低芯片工作頻率解決,保持時(shí)間
    的頭像 發(fā)表于 08-22 10:38 ?4783次閱讀

    芯片設(shè)計(jì)進(jìn)階之路—從CMOS到建立時(shí)間保持時(shí)間

    建立時(shí)間(setup time)和保持時(shí)間(hold time)是時(shí)序分析中最重要的概念之一,深入理解建立時(shí)間保持
    發(fā)表于 06-21 10:44 ?2364次閱讀
    芯片設(shè)計(jì)進(jìn)階之路—從CMOS到<b class='flag-5'>建立時(shí)間</b>和<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>

    數(shù)字電路中,建立時(shí)間保持時(shí)間對(duì)于觸發(fā)器的時(shí)鐘信號(hào)有

    請(qǐng)問(wèn),對(duì)于觸發(fā)器的時(shí)鐘信號(hào),建立時(shí)間保持時(shí)間有要求嗎?剛看到一個(gè)門控時(shí)鐘產(chǎn)生毛刺的反例,(如下圖)想到了這個(gè)問(wèn)題。若此時(shí)鐘信號(hào)毛刺極小,有沒(méi)有可能被
    發(fā)表于 01-27 18:44

    建立時(shí)間保持時(shí)間討論

    本帖最后由 虎子哥 于 2015-3-12 21:24 編輯 建立時(shí)間(Setup Time):是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前,數(shù)據(jù)穩(wěn)定不變的時(shí)間,如果建立時(shí)間不夠,數(shù)據(jù)將
    發(fā)表于 03-10 23:19

    什么叫建立時(shí)間,保持時(shí)間,和恢復(fù)時(shí)間

    什么叫建立時(shí)間,保持時(shí)間,和恢復(fù)時(shí)間
    發(fā)表于 04-08 16:52

    保持時(shí)間建立時(shí)間

    如圖,建立時(shí)間保持時(shí)間都是針對(duì)的時(shí)鐘沿,如圖所示,時(shí)鐘沿有一個(gè)上升的過(guò)程,圖中虛線與clk上升沿的交點(diǎn)是什么?幅值的50%?還是低電平(低于2.5V)往高電平(高于2.5V)跳轉(zhuǎn)的那個(gè)點(diǎn)?
    發(fā)表于 11-29 00:20

    請(qǐng)問(wèn)怎么求這個(gè)D2觸發(fā)器建立時(shí)間保持時(shí)間的關(guān)系呀

    T2max,最小為T2min。問(wèn),觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件
    發(fā)表于 09-09 17:19

    數(shù)字 IC 筆試面試必考點(diǎn)(9)建立時(shí)間以及保持時(shí)間 精選資料分享

    建立時(shí)間(Setup Time)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)之前,數(shù)據(jù)保持穩(wěn)定不變的時(shí)間。  輸入信號(hào)應(yīng)該提前時(shí)鐘上升沿(如上升沿有效)Tsu時(shí)間
    發(fā)表于 07-26 07:36

    為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間

    什么是同步邏輯和異步邏輯?同步電路和異步電路的區(qū)別在哪?為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間?什么是亞穩(wěn)態(tài)?為什么兩級(jí)觸發(fā)器可以防止亞穩(wěn)態(tài)傳
    發(fā)表于 08-09 06:14

    為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間

    什么是同步邏輯和異步邏輯?同步電路和異步電路的區(qū)別在哪?為什么觸發(fā)器要滿足建立時(shí)間保持時(shí)間?
    發(fā)表于 09-28 08:51

    數(shù)字IC設(shè)計(jì)中的建立時(shí)間保持時(shí)間

    ??本文主要介紹了建立時(shí)間保持時(shí)間。
    的頭像 發(fā)表于 06-21 14:38 ?3911次閱讀
    數(shù)字IC設(shè)計(jì)中的<b class='flag-5'>建立時(shí)間</b>和<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>

    到底什么是建立時(shí)間/保持時(shí)間

    在時(shí)序電路設(shè)計(jì)中,建立時(shí)間/保持時(shí)間可以說(shuō)是出現(xiàn)頻率最高的幾個(gè)詞之一了,人們對(duì)其定義已經(jīng)耳熟能詳,對(duì)涉及其的計(jì)算(比如檢查時(shí)序是否正確,計(jì)算最大頻率等)網(wǎng)上也有很多。
    的頭像 發(fā)表于 06-27 15:43 ?1.7w次閱讀
    到底什么是<b class='flag-5'>建立時(shí)間</b>/<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>?

    SOC設(shè)計(jì)中的建立時(shí)間保持時(shí)間

    建立時(shí)間保持時(shí)間是SOC設(shè)計(jì)中的兩個(gè)重要概念。它們都與時(shí)序分析有關(guān),是確保芯片正常工作的關(guān)鍵因素。
    的頭像 發(fā)表于 08-23 09:44 ?1486次閱讀

    PCB傳輸線建立時(shí)間、保持時(shí)間、建立時(shí)間裕量和保持時(shí)間裕量

     信號(hào)經(jīng)過(guò)傳輸線到達(dá)接收端之后,就牽涉到建立時(shí)間保持時(shí)間這兩個(gè)時(shí)序參數(shù),它們表征了時(shí)鐘邊沿觸發(fā)前后數(shù)據(jù)需要在鎖存的輸入持續(xù)
    發(fā)表于 09-04 15:16 ?1273次閱讀
    PCB傳輸線<b class='flag-5'>建立時(shí)間</b>、<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>、<b class='flag-5'>建立時(shí)間</b>裕量和<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>裕量

    關(guān)于建立時(shí)間保持時(shí)間的測(cè)量方法

    文件提到兩種setup/hold測(cè)量方式:10% push-up和pass/fail,按照TSMC說(shuō)法,前者會(huì)更樂(lè)觀一些,因此如果是采用前者(10% push-up)的測(cè)量方式得到建立時(shí)間保持時(shí)間,需要十份小心時(shí)序裕量是否足夠
    的頭像 發(fā)表于 12-05 11:19 ?2684次閱讀
    關(guān)于<b class='flag-5'>建立時(shí)間</b>和<b class='flag-5'>保持</b><b class='flag-5'>時(shí)間</b>的測(cè)量方法