描述
分層符號(hào)屬性提供了將模型參數(shù)值向下傳遞到其子示意圖級(jí)別的靈活性,用戶可以對(duì)傳遞到子原理圖級(jí)別的值進(jìn)行數(shù)據(jù)限制,數(shù)據(jù)限制有助于避免對(duì)內(nèi)部模型使用不切實(shí)際的值。
本文解釋了對(duì)使用分層符號(hào)屬性傳遞的值實(shí)施數(shù)據(jù)限制的步驟。
使用帶有簡(jiǎn)單分層原理圖和符號(hào)的測(cè)試設(shè)計(jì)來說明解決方案。請(qǐng)按照本文末尾的網(wǎng)盤鏈接下載測(cè)試設(shè)計(jì)文件,在SaberRD中打開測(cè)試設(shè)計(jì)并打開分層塊。恒定控制源和PWL控制源用于傳遞數(shù)字和字符串?dāng)?shù)據(jù)類型,如下所示。
運(yùn)行瞬態(tài)仿真,并繪制信號(hào)out1和out2。
現(xiàn)在,讓我們分別限制用戶在pass_real或pass_string屬性中輸入任何隨機(jī)數(shù)或字符串值。請(qǐng)按照以下步驟實(shí)施數(shù)據(jù)限制:
1、數(shù)據(jù)限制邏輯
數(shù)據(jù)限制邏輯采用MAST語言編寫,保存為擴(kuò)展名為*.sin的文件格式,如下圖所示。按照本文末尾的網(wǎng)盤鏈接下載data_restriction_logic.sin。將文件保存在與測(cè)試設(shè)計(jì)相同的位置。按照此處編寫的邏輯,用戶只能為 pass_real 屬性輸入10、15和20等值。
同樣,pass_string屬性將限制除data_file.txt之外的任何數(shù)據(jù)文件名。驗(yàn)證邏輯不限于這些值。你可以根據(jù)你的數(shù)據(jù)限制要求重寫data_restriction_logic.sin文件中的代碼。
2、執(zhí)行 MAST 代碼
MAST 代碼是通過在 SaberInclude 模板中定義它并將 Saber Include 符號(hào)放置在分層原理圖中來執(zhí)行的,如下所示。Saber Include 文件將 MAST 代碼與設(shè)計(jì)一起加載到模擬器中。
現(xiàn)在,保存設(shè)計(jì)并運(yùn)行瞬態(tài)分析。由于對(duì)分層符號(hào)屬性應(yīng)用了數(shù)據(jù)限制,因此仿真器器無法加載設(shè)計(jì)。
可以根據(jù)你的要求在data_restriction_logic.sin文件中編輯腳本窗口中顯示的錯(cuò)誤消息。
現(xiàn)在,僅當(dāng)pass_real和pass_string屬性的值分別為10,15或20 和data_file.txt時(shí),分層模塊才允許運(yùn)行模擬。
-
仿真器
+關(guān)注
關(guān)注
14文章
1037瀏覽量
85378 -
模擬器
+關(guān)注
關(guān)注
2文章
894瀏覽量
44374
發(fā)布評(píng)論請(qǐng)先 登錄
輸入控件通過屬性節(jié)點(diǎn)寫入值,不受范圍限制
如何實(shí)現(xiàn)通過項(xiàng)符號(hào)的屬性節(jié)點(diǎn)值實(shí)現(xiàn)空到對(duì)勾,對(duì)勾到空的轉(zhuǎn)換
【FPGA學(xué)習(xí)】VHDL 語言值類預(yù)定義屬性有哪幾種
顯示器應(yīng)該限制GTP模塊的差分IO?
網(wǎng)絡(luò)協(xié)議osi的分層
滑坡數(shù)據(jù)連續(xù)屬性值處理的研究
UMTS對(duì)分組數(shù)據(jù)業(yè)務(wù)的QoS保證
氣象觀測(cè)數(shù)據(jù)區(qū)間值屬性約簡(jiǎn)算法
中文專利屬性值對(duì)抽取技術(shù)及應(yīng)用
基于Linux 的兩種分層存儲(chǔ)實(shí)現(xiàn)方案

多級(jí)分層分區(qū)和建模方案中涉及的主要時(shí)序和實(shí)現(xiàn)挑戰(zhàn)

input標(biāo)簽中type的屬性值有哪些
verilog中數(shù)據(jù)的符號(hào)屬性(有符號(hào)數(shù)和無符號(hào)數(shù))探究根源

評(píng)論