佳能日前開始推廣其型號為“FPA-1200NZ2C”的半導(dǎo)體納米壓印設(shè)備，該工具可將帶有電路圖案的掩模壓印到硅晶圓上。該技術(shù)不同于 ASML EUV 工具中專門用于將圖案投影到掩模上的光學(xué)機制。

專家告訴《EE Times》，佳能技術(shù)面臨著幾個障礙，包括精度不夠和對華設(shè)備銷售的潛在限制。

“半導(dǎo)體研發(fā)機構(gòu) imec 的項目經(jīng)理塞德里克-羅林（Cedric Rolin）說：”納米壓印技術(shù)很難在質(zhì)量上與 EUV 相媲美?！?他說，納米壓印的缺陷率“相當(dāng)高”。

Gartner研究副總裁Gaurav Gupta說，至少在兩年內(nèi)，ASML作為世界上唯一能夠制造2納米節(jié)點及以上芯片的光刻設(shè)備供應(yīng)商，其地位可能是穩(wěn)固的。

他補充說，佳能的設(shè)備很可能會受到出口管制的限制。

“如果它能正常工作，而且產(chǎn)量和吞吐量已經(jīng)得到解決，我預(yù)計至少需要兩到三年或更長時間才能被使用于大批量生產(chǎn)中，”他說，“前提是它能實現(xiàn)承諾的目標(biāo)。根據(jù)我的經(jīng)驗，這種變革性的技術(shù)，需要更長的時間才能看到實際商用的跡象。

佳能的新聞聲明稱，佳能納米壓印光刻（Nano-Imprint Lithography，NIL）技術(shù)可實現(xiàn)最小線寬14nm的圖案化，對應(yīng)5nm節(jié)點邏輯半導(dǎo)體。此外，隨著掩模技術(shù)的進一步改進，NIL有望實現(xiàn)最小線寬為10nm的電路圖案，相當(dāng)于2nm節(jié)點。

古普塔表示，這項技術(shù)的證據(jù)將隨著商業(yè)采用而出現(xiàn)：

”一旦芯片制造商部署了這種技術(shù)，并表示產(chǎn)量和吞吐量與傳統(tǒng)光刻技術(shù)相當(dāng)或接近，我就會更有信心。此外，如果它能實現(xiàn)5nm節(jié)點，那就意味著它能輕松實現(xiàn)28nm或14nm節(jié)點。為什么日本或其他地方還沒有人采用它呢？如果它真的那么有前途，為什么要等到只在5nm邏輯上才準(zhǔn)備好這項技術(shù)，為什么不在更早或更成熟的節(jié)點上？

Semiconductor Advisors 總裁 Robert Maire 在向 EE Times 提供的時事通訊中表示，納米壓印技術(shù)可能在存儲芯片生產(chǎn)中具有潛在應(yīng)用，因為存儲芯片比邏輯更能容忍缺陷問題。他補充說，納米壓印的分辨率較低，遠非“現(xiàn)實世界”的大批量制造解決方案。

“缺陷和對準(zhǔn)一直是納米壓印的老大難問題和局限性，”Maire 說?！拔覀兇_實贊賞佳能公司通過日本公司所擅長的不懈工程取得的卓越進展，但基本的技術(shù)限制仍然存在。”

佳能表示，納米壓印工具的一個優(yōu)勢是碳足跡較小。

該公司表示，由于新產(chǎn)品不需要特殊波長的光源，因此與光刻設(shè)備相比，它能顯著降低功耗。ASML的EUV設(shè)備需要消耗大量能源來蒸發(fā)錫滴，而錫滴發(fā)射的EUV光波長極短，僅為 13.5nm。

傳統(tǒng)的光刻技術(shù)不僅需要昂貴的光源，還需要復(fù)雜的透鏡、濾鏡、反射鏡等光學(xué)元件，以及精密的機械結(jié)構(gòu)和控制系統(tǒng)。納米壓印技術(shù)則相對簡單得多，據(jù)說納米壓印技術(shù)能夠降低40%的制造成本，并且減少90%的耗電量。

此外，佳能表示，傳統(tǒng)的光刻技術(shù)需要多次重復(fù)照射晶圓，每次都要調(diào)整位置和角度，還需進行化學(xué)處理和清洗等步驟。納米壓印技術(shù)則可以一次性完成整個晶圓上所有圖形的復(fù)制，據(jù)說佳能納米壓印設(shè)備每小時可以制造100片以上晶圓，基本達到了大規(guī)模生產(chǎn)的水平。

Maire指出，佳能在2014年收購德克薩斯州的Molecular Imprints公司時購買了部分納米壓印技術(shù)。這可能會使佳能的工具受到美國對華敏感技術(shù)出口管制的限制。