引言：上一篇文章我們簡(jiǎn)單介紹了AD9129的基礎(chǔ)知識(shí)，包括芯片的重要特性，外部接口相關(guān)的信號(hào)特性等。本篇我們重點(diǎn)介紹下項(xiàng)目中FPGA與AD9129互聯(lián)的原理圖設(shè)計(jì)，包括LVDS IO接口設(shè)計(jì)、時(shí)鐘電路以、供電設(shè)計(jì)以及PCB設(shè)計(jì)。

LVDS數(shù)據(jù)接口設(shè)計(jì)

當(dāng)AD9129作為FPGA外設(shè)進(jìn)行互聯(lián)設(shè)計(jì)時(shí)，需要考慮AD9129芯片IO接口電平，DAC芯片與K7芯片互聯(lián)的IO Bank。

AD9129與FPGA互聯(lián)接口特性如下表所示。

表1 AD9129接口特性

根據(jù)FPGA其他外設(shè)整體布局規(guī)劃，DAC分配至FPGA Bank12和Bank13上，如下圖所示。

圖1：FPGA IO Bank規(guī)劃

由于Bank12和Bank13為HR IO Bank，F(xiàn)PGA LVDS接口電平標(biāo)準(zhǔn)為LVDS_25，特性如下圖所示，因此這兩個(gè)Bank VCCO采用2.5V供電。

表2 LVDS_25 DC特性

DAC LVDS數(shù)據(jù)及控制接口設(shè)計(jì)如下圖所示。

圖2：FPGA與AD9129 LVDS IO分配電路

圖3：AD9129外圍電路設(shè)計(jì)

另外，考慮到DAC控制接口電平為LVCMOS18電平標(biāo)準(zhǔn)，當(dāng)DAC控制接口與FPGA 2.5V VCCO IO互聯(lián)時(shí)，需要使用電平轉(zhuǎn)換芯片，以滿足IO Bank電氣兼容要求。詳細(xì)原理圖設(shè)計(jì)如下圖。

圖4：FPGA IO Bank供電 DAC SPI電平轉(zhuǎn)換電路

2.時(shí)鐘電路設(shè)計(jì)

手冊(cè)推薦的典型時(shí)鐘供電電路如下圖所示。

圖5：AD9129典型時(shí)鐘電路

DACCLK_x輸入的峰峰值電壓為0.25~2V，典型值為1V，共模電壓為1.25V。DACCLK_x輸入時(shí)鐘頻率范圍為1.4G~2.85GHz。

本設(shè)計(jì)選用ADI ADF4355為AD9129提供時(shí)鐘，原理圖如下圖。

圖6：時(shí)鐘電路設(shè)計(jì)

3.電源設(shè)計(jì)AD9129電源分為模擬電源和數(shù)字電源，整個(gè)芯片最大功耗在1.1W左右，最大功耗工作時(shí)，需要考慮芯片散熱問題。

模擬電源VSSA=-1.5V，Imax=54mA;

模擬電源VDDA=1.8V，Imax=230mA；

數(shù)字電源VDD=1.8V，Imax=336mA。

圖7：AD9129供電電路

圖8：AD9129濾波電路

4. AD9129 PCB設(shè)計(jì)

電路板采用12層PCB設(shè)計(jì)，層疊設(shè)計(jì)如下圖所示。

圖9：PCB層疊設(shè)計(jì)

AD9129電路設(shè)計(jì)完成的PCB版圖如下圖所示。

圖10：AD9129 PCB設(shè)計(jì)（圖中綠色范圍內(nèi)）

5. 小結(jié)

本篇我們重點(diǎn)介紹了FPGA與AD9129互聯(lián)的原理圖設(shè)計(jì)，包括LVDS IO接口設(shè)計(jì)、時(shí)鐘電路以、供電設(shè)計(jì)以及PCB設(shè)計(jì)。下一篇再對(duì)AD9129接口SPI接。