推挽電路（push-pull）就是兩個(gè)不同極性晶體管間連接的輸出電路。它采用兩個(gè)參數(shù)相同的功率BJT管或MOSFET管，以推挽方式存在于電路中，各負(fù)責(zé)正負(fù)半周的波形放大任務(wù)。電路工作時(shí)，兩只對(duì)稱的功率開關(guān)管每次只有一個(gè)導(dǎo)通，所以導(dǎo)通損耗小，效率高。推挽輸出既可以向負(fù)載灌電流，也可以從負(fù)載抽取電流。

在電路設(shè)計(jì)中，推挽輸出是一種很常用的輸出模式，具有很多優(yōu)點(diǎn)，如更低的損耗、更安全的輸出等?！巴仆臁敝?，即為當(dāng)一個(gè)管子推出去時(shí)，另一個(gè)管子拉回來。輸入不同，交替導(dǎo)通。例如，當(dāng)輸入信號(hào)為高電平的時(shí)候，上面的管子導(dǎo)通，下面的管子截止，輸出信號(hào)為高電平；當(dāng)輸入信號(hào)為低電平的時(shí)候，上面的管子截止，下面的管子導(dǎo)通，輸出信號(hào)為低電平。

推挽結(jié)構(gòu)一般是指兩個(gè)三極管分別受兩互補(bǔ)信號(hào)的控制，總是在一個(gè)三極管導(dǎo)通的時(shí)候另一個(gè)截止。要實(shí)現(xiàn)線與需要用OC（open collector）門電路。推挽電路適用于低電壓大電流的場(chǎng)合，廣泛應(yīng)用于功放電路和開關(guān)電源中。

推挽輸出高電平

在推挽輸出模式下，一個(gè)晶體管用于提供高電平輸出，而另一個(gè)晶體管則用于提供低電平輸出。當(dāng)內(nèi)部輸出為1電平時(shí)，上邊的晶體管（如MOS管）導(dǎo)通，同時(shí)下邊的晶體管截止，這時(shí)輸出高電平。

推挽輸出的高電平電壓值取決于電路設(shè)計(jì)和應(yīng)用環(huán)境。在某些情況下，推挽輸出的高電平可能接近電源電壓，例如3.3伏或5伏。然而，實(shí)際的電壓值可能會(huì)受到多種因素的影響，包括晶體管的導(dǎo)通壓降、電源電壓的穩(wěn)定性以及負(fù)載的阻抗等。

在推挽輸出模式下，P-MOS管和N-MOS管同時(shí)工作，通過對(duì)兩個(gè)MOS管的導(dǎo)通控制，實(shí)現(xiàn)控制輸出高低電平，如圖所示：

因此，要了解推挽輸出的具體高電平值，需要參考相關(guān)的電路設(shè)計(jì)文檔或應(yīng)用手冊(cè)，或者通過實(shí)際測(cè)量來確定。此外，推挽輸出通常與數(shù)字信號(hào)相配合，其中邏輯高電平（通常為Vcc）與一個(gè)晶體管連接，邏輯低電平（通常為地）與另一個(gè)晶體管連接。

推挽輸出低電平

在推挽輸出模式下，GPIO口是可以直接輸出高低電平的，不需要額外的上來或下拉輔助電路，如圖所示：

推挽輸出電路中的低電平通常是由另一個(gè)晶體管（如MOS管）在截止?fàn)顟B(tài)時(shí)提供的。在這種情況下，輸出端會(huì)被拉向低電平，通常是地（GND）或接近地的電壓。

當(dāng)推挽輸出電路中的內(nèi)部信號(hào)為0時(shí)，控制低電平輸出的晶體管會(huì)導(dǎo)通，而控制高電平輸出的晶體管會(huì)截止。這樣，電流會(huì)通過導(dǎo)通的晶體管流向地，從而將輸出端拉至低電平。

低電平的電壓值通常接近地電平（0V），但具體的電壓值也會(huì)受到多種因素的影響，如晶體管的截止電壓、電源電壓的穩(wěn)定性以及負(fù)載的阻抗等。

推挽輸出電路中的低電平并不是由電源直接提供的，而是通過晶體管的截止?fàn)顟B(tài)來實(shí)現(xiàn)的。因此，低電平的電壓值可能會(huì)受到晶體管性能和電路設(shè)計(jì)的影響。

審核編輯：黃飛