一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Allegro PCB Editor實(shí)現(xiàn)單板拼版設(shè)計(jì)

深圳(耀創(chuàng))電子科技有限公司 ? 2024-03-23 08:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

制造過程連接著設(shè)計(jì)師和大規(guī)模生產(chǎn) PCB 的公司。設(shè)計(jì)者必須了解,該過程涉及相關(guān)成本,這意味著工作時(shí)間和工程材料的表面積都需要優(yōu)化。拼版是一種用于同時(shí)大規(guī)模生產(chǎn)多塊電路板的技術(shù),這些電路板放置在一個(gè)陣列中,以加快裝配進(jìn)度。

在整個(gè) PCB 設(shè)計(jì)結(jié)束后,電路板需要在 SMT 貼片流水線上安裝元器件。每個(gè) SMT 加工工廠會(huì)根據(jù)流水線的加工要求,對(duì)電路板的合適尺寸做出規(guī)定。如果電路板尺寸過小或過大,流水線上固定電路板的工裝將無法固定。那么,如果電路板本身尺寸小于工廠規(guī)定的尺寸怎么辦?這就需要對(duì)電路板進(jìn)行拼板,將多個(gè)電路板拼成一整塊。拼板對(duì)于高速貼片機(jī)和波峰焊都能顯著提高效率。拼板主要是為了主要是減少材料的浪費(fèi),提高生產(chǎn)效率。

Cadence從SPB17.4版本開始,將Fab Panelization Tool作為PCB Editor的基本功能,讓設(shè)計(jì)師們,在完成了單板設(shè)計(jì)后,很方便地在Allegro PCB Editor環(huán)境中,快速實(shí)現(xiàn)單板的拼版設(shè)計(jì),以優(yōu)化制造過程。Cadence的Allegro PCB Editor中的Fab Panelization Tool是一個(gè)簡化拼版文檔處理的應(yīng)用程序。

1

Fab Panelization Tool拼版功能涵蓋:

?拼版僅在布局的基礎(chǔ)上設(shè)置,不需要原理圖。

?實(shí)際的Board數(shù)據(jù)鏈接到拼版數(shù)據(jù)進(jìn)行自動(dòng)更新。

?也支持混合拼版,這意味著可以將不同的電路板數(shù)據(jù)引入到同一個(gè)拼版數(shù)據(jù)中。

?Board可以單獨(dú)放置,也可以通過指定陣列來放置。

?每塊Board都可以在拼版數(shù)據(jù)中進(jìn)行單獨(dú)旋轉(zhuǎn)和/或鏡像。

?更新過程是完全自動(dòng)化的。

?如果需要更新,包括自動(dòng)和手動(dòng)通知(Board已修改)

?使用來自PCB Editor的經(jīng)過驗(yàn)證的mdd技術(shù)(設(shè)計(jì)重用,Replicate放置)。

為了讓設(shè)計(jì)師盡快掌握Fab Panelization Tool工具的使用,本文將介紹如何使用AllegroPCB Editor 進(jìn)行拼版設(shè)計(jì)。

01

創(chuàng)建brd數(shù)據(jù)

進(jìn)行拼版設(shè)計(jì),必須創(chuàng)建一個(gè)新的brd數(shù)據(jù)。在新的brd數(shù)據(jù)中,必須添加Design_Outline、Outline、Route_Keepin、Package_Keepin等信息,添加標(biāo)記、切割標(biāo)記等機(jī)械信息來準(zhǔn)備新的brd數(shù)據(jù)。由于PCB板制造商使用不同的尺寸,建議將拼版數(shù)據(jù)定義為Mechanical Symbol形式以供重復(fù)使用。

啟動(dòng)PCB Editor工具,打開pcb_context目錄下的panel_start.brd文件,如圖所示:

e0a891ee-e8a9-11ee-9118-92fbcf53809c.png

02

Fab Panelization Tool

在PCB Editor中,選擇Manufacture下拉菜單選擇Fab Panelization Tool,如圖所示:

e0b67a3e-e8a9-11ee-9118-92fbcf53809c.png03

設(shè)置數(shù)據(jù)

當(dāng)進(jìn)入Panelization界面后,選擇Setup選項(xiàng)卡,如圖所示:

e0d36cfc-e8a9-11ee-9118-92fbcf53809c.png

1)在Designs區(qū)域里,第一行中點(diǎn)擊Browse字段,會(huì)出現(xiàn)一個(gè)文件瀏覽器,導(dǎo)航到您想要定義拼版的brd數(shù)據(jù)。選擇pcb_context/boards/project1/amplifier.brd文件,如圖所示:

e0e0471a-e8a9-11ee-9118-92fbcf53809c.png

在這一步,如果勾選了Use relative design path,Designlocation將顯示為brd數(shù)據(jù)的相對(duì)路徑,如圖所示:

e0f6271a-e8a9-11ee-9118-92fbcf53809c.png

2)在拼版設(shè)計(jì)過程中,希望生成拼版的裝配圖,包括原始(非前綴)Refdes,拼版中的每一塊子板保持原始的Refdes維持不變。因此,需要在Design ontents中,勾選Artwork based,確保系統(tǒng)自動(dòng)將原始brd中的Refdes-Silkscreen層的信息,分別復(fù)制到系統(tǒng)新建的Package Geometry-Pnl_Refdes層中,設(shè)置如圖所示:

e10445ac-e8a9-11ee-9118-92fbcf53809c.png04

創(chuàng)建模塊(Module)

點(diǎn)擊Create Modules,按下此按鈕,PCB Editor將打開Designs欄中指定的brd板,并為其創(chuàng)建一個(gè)模塊。此外,將提取交互式放置所需的尺寸信息和實(shí)際輪廓數(shù)據(jù)。如圖所示:

e1173db0-e8a9-11ee-9118-92fbcf53809c.png

05

放置模塊

點(diǎn)擊Place,系統(tǒng)將彈出Panelization放置界面,在Manual placement區(qū)域,設(shè)置Columns為2、Rows為4、Offset X為130、Offset Y為100;在Mode區(qū)域,選擇Place instance array;Options區(qū)域,勾選Display actual outline,系統(tǒng)將以實(shí)際PCB板的Outline為PCB板邊框顯示輪廓,如圖所示:

e126472e-e8a9-11ee-9118-92fbcf53809c.png

一旦您在拼版數(shù)據(jù)中指定了位置,板子將顯示為模塊實(shí)體。

e138cb42-e8a9-11ee-9118-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4365

    文章

    23482

    瀏覽量

    409299
  • smt
    smt
    +關(guān)注

    關(guān)注

    43

    文章

    3037

    瀏覽量

    71934
  • allegro
    +關(guān)注

    關(guān)注

    42

    文章

    721

    瀏覽量

    147373
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    借助Cadence工具簡化PCB設(shè)計(jì)流程

    本文中,Priya 和 Gopi 分享了如何使用集成到 Allegro X Design 平臺(tái)的 Sigrity X Aurora PCB Analysis 來縮短 PCB 設(shè)計(jì)周期,并提供了有關(guān)他們使用該軟件的經(jīng)驗(yàn)的更多見解。
    的頭像 發(fā)表于 07-01 14:34 ?715次閱讀

    凡億Allegro Skill字符功能-添加中文字符

    、產(chǎn)品型號(hào)、或者是PCB設(shè)計(jì)文件的版本號(hào)等信息。由于無法直接使用Allegro軟件內(nèi)“Add”菜單欄中的放置“Text”功能來實(shí)現(xiàn)這一需求,因此,我們不得不尋找其他的解決方案。凡億開發(fā)的FanySkill腳本提供了一個(gè)非常實(shí)用的
    的頭像 發(fā)表于 07-01 11:52 ?866次閱讀
    凡億<b class='flag-5'>Allegro</b> Skill字符功能-添加中文字符

    Cadence SPB OrCAD Allegro24.1安裝包

    包括電路設(shè)計(jì)、仿真分析、PCB布線以及封裝技術(shù)等多種應(yīng)用,Cadence 已于2024年9月份發(fā)布了最新的Cadence SPB OrCAD X and Allegro X v24.10版本,帶來了若干的新特性,涵蓋了 PCB
    發(fā)表于 05-22 16:45 ?6次下載

    Allegro Skill布局功能之快速切換格點(diǎn)介紹

    Allegro PCB設(shè)計(jì)系統(tǒng)中,格點(diǎn)設(shè)置需點(diǎn)擊菜單欄"Setup > Design Parameters..."選項(xiàng),在“Design Parameter Editor
    的頭像 發(fā)表于 05-19 15:04 ?658次閱讀
    <b class='flag-5'>Allegro</b> Skill布局功能之快速切換格點(diǎn)介紹

    拼版怎么拼好,板廠經(jīng)常說利用率太低,多收費(fèi)用?

    做板的時(shí)候,板廠經(jīng)常說我拼版利用率太低,要多收取費(fèi)用,哪位大神知道怎么算利用率
    發(fā)表于 05-14 13:42

    Allegro亮相2025慕尼黑上海電子展

    近日,Allegro 正式亮相 2025 年慕尼黑上海電子展,展會(huì)將持續(xù)至 17 日。本次 Allegro 以 “創(chuàng)新賦能,使命驅(qū)動(dòng),攜手 Allegro 共創(chuàng)未來” 為主題,展示汽車電子、清潔能源、機(jī)器人和工業(yè)應(yīng)用等行業(yè)的前沿
    的頭像 發(fā)表于 04-17 15:55 ?361次閱讀

    Allegro Skill封裝功能之導(dǎo)出單個(gè)封裝介紹

    PCB設(shè)計(jì)中,若需提取特定封裝,傳統(tǒng)用Allegro自帶導(dǎo)出方法需通過"File→Export→Libraries"導(dǎo)出全部封裝庫文件。
    的頭像 發(fā)表于 04-16 17:33 ?1050次閱讀
    <b class='flag-5'>Allegro</b> Skill封裝功能之導(dǎo)出單個(gè)封裝介紹

    PCB拼版設(shè)計(jì)技巧

    在電子制造行業(yè)中,PCB(印刷電路板)的拼版設(shè)計(jì)是影響板材利用率和生產(chǎn)成本的關(guān)鍵因素。高效的拼版設(shè)計(jì)不僅能減少材料浪費(fèi),還能提升生產(chǎn)效率。本文將重點(diǎn)介紹多種實(shí)用的PCB
    的頭像 發(fā)表于 02-26 10:15 ?811次閱讀

    PCB拼板必備技巧:如何避免生產(chǎn)中的常見問題?

    一站式PCBA智造廠家今天為大家講講PCB線路板拼版技巧與注意哪些問題?PCB拼板注意事項(xiàng)。。本文將介紹PCB線路板拼版的技巧與注意事項(xiàng),幫
    的頭像 發(fā)表于 12-20 09:28 ?525次閱讀

    Allegro與TenXer Labs達(dá)成合作

    近日,Allegro 宣布與 TenXer Labs 合作,通過 LiveBench 在線測(cè)試平臺(tái)極大改善組件評(píng)估能力!我們利用 TenXer 先進(jìn)的數(shù)字工具,增強(qiáng)遠(yuǎn)程組件評(píng)估能力,從而縮短設(shè)計(jì)時(shí)間,并能更快捷地將 Allegro 的創(chuàng)新解決方案推向市場(chǎng),為用戶節(jié)省大量成
    的頭像 發(fā)表于 12-11 16:50 ?579次閱讀

    建議DFM工具里的拼版在完善一下

    建議DFM工具里的拼版在完善一下 在異性板拼版時(shí)建議增加X Y偏移選項(xiàng) 比如我這個(gè)三角形板子,我選擇倒扣拼版時(shí) 是這樣有些浪費(fèi)空間。 如果能增加x偏移量 y偏移量 可以做到這樣,這樣拼版
    發(fā)表于 11-14 15:55

    Cadence官方出品CadencePCBViewers

    CadencePCBViewers 24.1為Cadence官方出品,包含PCB Editor Viewer、Capture Viewer、Allegro X APD Viewer 通過百度網(wǎng)盤
    發(fā)表于 11-12 13:11

    技術(shù)資訊 I 如何使用 Allegro X PCB Editor 優(yōu)化RF布線和阻抗

    在射頻印刷電路板(RFPCBs)中實(shí)現(xiàn)最佳功率傳輸,關(guān)鍵在于精心布線以滿足特定阻抗要求的走線。阻抗匹配至關(guān)重要,它確保走線具有相同的阻抗,以防止信號(hào)反射和功率傳輸效率低下??刂谱杩沟年P(guān)鍵在于微調(diào)
    的頭像 發(fā)表于 11-09 01:04 ?1351次閱讀
    技術(shù)資訊 I 如何使用 <b class='flag-5'>Allegro</b> X <b class='flag-5'>PCB</b> <b class='flag-5'>Editor</b> 優(yōu)化RF布線和阻抗

    Cadence Allegro 17.4PCB阻抗分析功能操作說

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評(píng)估每根走線上的阻抗變化情況,對(duì)工程師衡量信號(hào)的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?12次下載

    單板設(shè)計(jì)中的EMC優(yōu)化策略

    和成本。為解決這一問題,賽盛技術(shù)開設(shè)課程,幫助研發(fā)人員從單板設(shè)計(jì)初期就避免EMI和EMS問題,包括PCB布局、EMC元器件使用、地的隔離與分割,以及時(shí)鐘、電源和接口
    的頭像 發(fā)表于 08-30 12:30 ?667次閱讀
    <b class='flag-5'>單板</b>設(shè)計(jì)中的EMC優(yōu)化策略