在信息時(shí)代，數(shù)據(jù)處理速度的不斷提升迫使我們面對一個(gè)巨大的挑戰(zhàn)：晶體管的密度已經(jīng)達(dá)到了令人難以置信的水平，這些微小的數(shù)字開關(guān)產(chǎn)生的熱量比以往任何時(shí)候都要多。

盡管表面上看似容易管理，但實(shí)際上，這引發(fā)了一系列全行業(yè)都需共同解決的新問題——從EDA公司、工藝設(shè)備制造商、晶圓廠、封裝廠、到現(xiàn)場級監(jiān)控和分析提供商、材料供應(yīng)商、研究小組等。

Part 1

新技術(shù)帶來的挑戰(zhàn)

近年來，持續(xù)關(guān)注將更多晶體管封裝到固定區(qū)域，以及與泄漏功率的斗爭成為了行業(yè)的焦點(diǎn)。

然而，每一個(gè)新的節(jié)點(diǎn)都帶來了一系列需要解決的新問題。例如，環(huán)柵FET和復(fù)合FET等新的晶體管結(jié)構(gòu)變革，雖然為性能提升帶來了希望，但也給設(shè)計(jì)、計(jì)量、檢查和測試帶來了更大的挑戰(zhàn)和成本。

●熱量與功耗的挑戰(zhàn)：電源問題，尤其是熱量問題，正是制約了當(dāng)今芯片和系統(tǒng)設(shè)計(jì)的關(guān)鍵因素。持續(xù)增加的晶體管密度導(dǎo)致了更高的功率密度，這限制了時(shí)鐘頻率的提升。

因此，許多重要的改進(jìn)都集中在晶體管本身的外圍技術(shù)上，如硬件-軟件協(xié)同設(shè)計(jì)、更快的物理層和互連、新材料的使用以及更稀疏的算法等。

●功耗密度與時(shí)鐘頻率的制約：隨著晶體管密度的增加，功耗密度也相應(yīng)增加，從而限制了時(shí)鐘頻率的提高。

因此，必須尋找外圍技術(shù)的改進(jìn)，例如硬件-軟件協(xié)同設(shè)計(jì)、更快的PHY和互連、新材料用于絕緣和電子遷移率、更稀疏的算法等。

●動(dòng)態(tài)熱梯度與熱應(yīng)力：在高密度芯片和封裝中，動(dòng)態(tài)熱梯度成為一個(gè)令人擔(dān)憂的問題。瞬態(tài)熱梯度的不可預(yù)測性和變化性，可能導(dǎo)致熱應(yīng)力，進(jìn)而影響芯片的可靠性和性能。

●熱量帶來的問題：熱量不僅影響系統(tǒng)的性能，還可能導(dǎo)致一系列難以預(yù)測的問題。從電介質(zhì)的擊穿、電遷移、到內(nèi)存運(yùn)行速度的降低，以及噪聲對信號完整性的影響，這些問題無一不在縮短芯片的壽命。

Part 2

應(yīng)對策略

電力問題沒有單一解決方案，但有很多局部解決方案。

●限制過度設(shè)計(jì)，即根據(jù)目標(biāo)用例確定必要功能，避免不必要的功能增加。

●在設(shè)計(jì)中考慮實(shí)際工作負(fù)載，以確保電力覆蓋范圍足夠。

●背面供電是一種選擇，特別是在最先進(jìn)的節(jié)點(diǎn)上，可以減少功耗。

●利用芯片和封裝內(nèi)部的傳感器來監(jiān)測電源行為的變化也是一種方法。

●通過優(yōu)化TSV布局和使用散熱通孔等方法，將熱量傳導(dǎo)到可以散熱的地方，可以有效減輕熱量問題。

電源問題與芯片的架構(gòu)、布局布線、信號完整性、熱量、可靠性、可制造性和老化密切相關(guān)。解決這些問題需要整個(gè)行業(yè)共同努力，學(xué)會處理或解決與功率相關(guān)的各種影響。

行業(yè)需要更好地理解完整的系統(tǒng)堆棧，并采取相應(yīng)的措施。針對瞬態(tài)熱梯度的建模和分析可以幫助工程師們更好地預(yù)測和解決問題。對于晶體管的新結(jié)構(gòu)和工藝，需要不斷創(chuàng)新并加強(qiáng)模擬和測試手段，以應(yīng)對可能的問題。從限制過度設(shè)計(jì)到在設(shè)計(jì)上運(yùn)行實(shí)際工作負(fù)載，從背面供電到利用傳感器監(jiān)測與電源相關(guān)的行為的變化，都是應(yīng)對電源問題的方法。

小結(jié)

隨著技術(shù)的不斷進(jìn)步，電源設(shè)計(jì)面臨的挑戰(zhàn)也在不斷增加。解決這些挑戰(zhàn)需要全行業(yè)的共同努力和持續(xù)創(chuàng)新，以確保芯片和系統(tǒng)的穩(wěn)定運(yùn)行，為信息社會的發(fā)展提供可靠的支持。

通過全面了解電源問題的本質(zhì)，并采取合適的措施，我們可以為未來的芯片設(shè)計(jì)鋪平道路，使其更加高效、可靠和可持續(xù)。

審核編輯：黃飛