過去十年來，通用云和互聯(lián)網(wǎng)應(yīng)用（如視頻流媒體、社交網(wǎng)絡(luò)、互聯(lián)網(wǎng)搜索引擎和電子商務(wù)平臺等）推動了數(shù)據(jù)中心流量的指數(shù)級增長。近年來，利用大語言模型（LLM）進(jìn)行人工智能（AI）訓(xùn)練和推理的AI及機(jī)器學(xué)習(xí)（ML）的興起，為傳統(tǒng)的數(shù)據(jù)中心市場提供了巨大的增長前景?；乜创笳Z言模型在過去幾年中的發(fā)展，就不難理解這一市場趨勢的變革性影響。

迄今為止，這些模型的建模參數(shù)呈超指數(shù)增長，數(shù)據(jù)量的攝取量也成正比。盡管生成式AI仍處于早期階段，但其應(yīng)用已擴(kuò)展到多個(gè)領(lǐng)域，包括機(jī)器人、自動化設(shè)計(jì)、先進(jìn)增強(qiáng)/虛擬現(xiàn)實(shí)（AR/VR）、醫(yī)學(xué)、化學(xué)以及金融等。所有這些市場的整合應(yīng)用推動高性能計(jì)算和數(shù)據(jù)中心領(lǐng)域進(jìn)入了一個(gè)全新的技術(shù)經(jīng)濟(jì)范式。

未來幾年，AI專用服務(wù)器的市場份額將直線上升，從2022年幾乎可以忽略不計(jì)，到2027年預(yù)計(jì)將占據(jù)整體市場營收的50%（即900億美元）。

大語言模型演進(jìn)時(shí)間線及其參數(shù)數(shù)量的相對增長（上圖）。AI服務(wù)器和通用服務(wù)器的營收增長趨勢，以及2022年~2027年AI服務(wù)器市場份額的相對變化（下圖）。

數(shù)據(jù)間尤其是數(shù)據(jù)中心內(nèi)流量的快速增長，推動了對高速可插拔光收發(fā)器的需求，目前這種收發(fā)器正在從100 Gbps向400 Gbps過渡。此外，已有800 Gbps設(shè)備于2023年開始出貨，1.6 Tbps可插拔模塊目前也可預(yù)送樣。

互聯(lián)與人工智能革命

可插拔光收發(fā)器用作服務(wù)器之間的數(shù)據(jù)互連，在AI/移動通信應(yīng)用日益增長的需求中發(fā)揮著重要作用。在數(shù)據(jù)中心，它們在路由器和葉脊架構(gòu)交換機(jī)之間傳輸和接收數(shù)據(jù)。具體到云AI/ML應(yīng)用，它們連接交換機(jī)與加速器服務(wù)器（即GPU和CPU機(jī)架）。此外，這些收發(fā)器還可分別通過城域網(wǎng)、長途網(wǎng)和海底網(wǎng)絡(luò)，在數(shù)據(jù)中心之間提供短距離、中距離或長距離連接。

一般來說，光收發(fā)器必須滿足三個(gè)同等重要的要求：高速度、低功耗以及最低的成本結(jié)構(gòu)。

功耗方面，數(shù)據(jù)中心服務(wù)器集群的功率密度在50 kW到100 kW之間，以滿足新興的AI要求。然而，2023年~2028年期間，AI在數(shù)據(jù)中心的功耗預(yù)計(jì)將增加一倍以上。

數(shù)據(jù)中心功耗變化趨勢

此外，400 GbE可插拔收發(fā)器500 m至2 km鏈路距離的功耗約為12 W，而800 GbE可插拔收發(fā)器的這一數(shù)字通常約為16 W。隨著數(shù)據(jù)量的增長，顯然需要功耗更低、速度更快的光收發(fā)器，這促使可插拔收發(fā)器的外形尺寸在不同的架構(gòu)中不斷發(fā)展。值得注意的是，可插拔收發(fā)器內(nèi)部的數(shù)字信號處理（DSP）是功耗的主要來源之一。這促使業(yè)界開始探索新型收發(fā)器設(shè)計(jì)，如線性驅(qū)動可插拔光學(xué)器件（LPO）、半重定時(shí)線性光學(xué)器件（HALO）和共封裝光學(xué)器件（CPO），以利用更先進(jìn)的器件設(shè)計(jì)和光電子協(xié)同集成，使未來的可插拔收發(fā)器能夠直接驅(qū)動運(yùn)行，而無需獨(dú)立的專用DSP組件。

LPO與傳統(tǒng)光模塊之間的主要區(qū)別在于線性驅(qū)動（或直接驅(qū)動）。LPO采用基于可插拔設(shè)計(jì)的傳統(tǒng)封裝形式，使收發(fā)器的維護(hù)更加方便。LPO收發(fā)器，顧名思義，采用線性直接驅(qū)動技術(shù)，取消了光模塊中的DSP和時(shí)鐘數(shù)據(jù)恢復(fù)芯片。因此，與傳統(tǒng)的可插拔光模塊相比，這些模塊的功耗降低了約50%。此外，由于取消了DSP，并使用高線性跨阻抗放大器和具有均衡器功能的驅(qū)動芯片，LPO還進(jìn)一步縮短了信號恢復(fù)時(shí)間和延遲。

HALO是介于DSP可插拔模塊和LPO之間的最新技術(shù)。它解決了無DSP LPO固有的弱點(diǎn)，包括互操作性問題、鏈路責(zé)任以及相對無法解決的問題。

CPO越來越被視為光互連技術(shù)自然演進(jìn)的重要一步，因?yàn)樗鼈冇锌赡芙鉀Q傳統(tǒng)光學(xué)可插拔技術(shù)所面臨的帶寬和能效挑戰(zhàn)。CPO技術(shù)通過將光引擎芯片直接與專用集成電路（ASIC）或其它多芯片處理模塊共封裝到交換機(jī)或加速器模塊中來實(shí)現(xiàn)上述改進(jìn)。這是通過先進(jìn)封裝工藝實(shí)現(xiàn)的，充分利用了電子器件（包括先進(jìn)的數(shù)字功能）和光子器件的協(xié)同設(shè)計(jì)和集成。通過ASIC或其它處理單元（如CPU、GPU和/或存儲芯片）直接驅(qū)動光學(xué)引擎，可以降低延遲和整體功耗。

光互連架構(gòu)演進(jìn)，從可插拔外形到更先進(jìn)的板載光學(xué)器件、共封裝光學(xué)器件和光學(xué)I/O引擎。光學(xué)I/O引擎是實(shí)現(xiàn)數(shù)字電子器件和光子器件協(xié)同集成的終極步驟。

賦能云AI

在AI服務(wù)器集群和超級集群中，GPU與網(wǎng)絡(luò)端口相連，使其可以與其它機(jī)架和加速器服務(wù)器中的GPU通信。為了最大限度地提高GPU的使用效率，網(wǎng)絡(luò)速度必須跟上GPU的處理和內(nèi)存存儲速度。這對于AI應(yīng)用來說極為重要，因?yàn)锳I應(yīng)用通常需要實(shí)時(shí)處理并分析大數(shù)據(jù)集。

為了滿足GPU或xPU（即其它GPU、CPU或存儲芯片）之間短距離到長距離連接的需求，硅光子CPO引擎日益被視為這項(xiàng)工作的關(guān)鍵技術(shù)。它們可以在計(jì)算單元和本地存儲器之間以及整個(gè)AI結(jié)構(gòu)中實(shí)現(xiàn)更靈活的系統(tǒng)網(wǎng)絡(luò)設(shè)計(jì)，從而在成本、性能和功耗方面實(shí)現(xiàn)收發(fā)器功能相對傳統(tǒng)可插拔技術(shù)的全面改進(jìn)。已有多家AI公司將集成硅光子技術(shù)視為光互連架構(gòu)面向下一代AI云計(jì)算基礎(chǔ)設(shè)施的自然演進(jìn)步驟。

這種演進(jìn)的基礎(chǔ)是先進(jìn)的材料平臺，集成光子解決方案將在這些平臺上設(shè)計(jì)和制造。目前最成熟的平臺是絕緣體上硅（SOI），它提供了固有的物理和機(jī)械特性，有利于多種硅光子學(xué)應(yīng)用，尤其是在光網(wǎng)絡(luò)領(lǐng)域。

光子SOI襯底結(jié)構(gòu)，以及該技術(shù)對硅光子器件、電路及子系統(tǒng)的相應(yīng)價(jià)值主張

這些優(yōu)勢的關(guān)鍵在于提高SOI襯底頂部硅器件層晶圓到晶圓（W2W）和晶圓內(nèi)（WiW）均勻性和表面粗糙度。此外，塊體頂部硅層的整體光學(xué)特性（如缺陷、表面狀態(tài)和作為光散射中心的體微缺陷），對于硅光子元件的最佳良率和性能也非常重要。這還能確保制造出來的器件和電路盡可能接近計(jì)算機(jī)輔助設(shè)計(jì)（CAD）工具和圖形數(shù)據(jù)流（GDS）文件中的設(shè)計(jì)參數(shù)。

光損耗是評估襯底材料質(zhì)量的關(guān)鍵基準(zhǔn)，因?yàn)樗A(yù)示著無源器件的整體性能水平以及后續(xù)的前端光學(xué)良率。隨著先進(jìn)超高速收發(fā)器、板載光學(xué)器件（特別是CPO）的興起，元件密度和整體電路復(fù)雜性不斷提高，襯底材料質(zhì)量與大面積電路的關(guān)系日益密切。

硅光子SOI晶圓直徑有200 mm和300 mm兩種。更大直徑的襯底可以容納更多的芯片制造，同時(shí)能夠更嚴(yán)格地控制頂部硅膜厚度的WiW和W2W不均勻性。對于SOITEC的200 mm直徑晶圓，目前最先進(jìn)的頂部硅層厚度WiW不均勻性與前幾代產(chǎn)品相比降低了70%以上。此外，頂部硅膜平均厚度W2W變異性也得到了極大改善，從而提高了晶圓級無源光學(xué)性能，并在量產(chǎn)時(shí)提高了前端良率。

SOITEC兩代200 mm SOI晶圓（Photon 200和Photon Plus 200）上測量的頂部硅平均厚度不均勻性。該研究在200多片晶圓上分別采集了17個(gè)測量點(diǎn)。厚度測量單位：埃（1/10納米）。

法國CEA-Leti在其200 mm硅光子工藝設(shè)計(jì)套件和測試線上進(jìn)行的光學(xué)測試證實(shí)了這一趨勢。研究數(shù)據(jù)表明，最先進(jìn)的SOI技術(shù)在硅頂層薄膜不均勻性和缺陷密度方面達(dá)到了非常先進(jìn)的目標(biāo)。這使得目前的200 mm SOI晶圓能夠顯著降低損耗（條狀波導(dǎo)為1~1.4 dB/cm），并降低晶圓上傳播損耗中值的色散（低至0.09 dB/cm）。

SOITEC Photon/Photon Plus 200的光學(xué)性能

應(yīng)用于300 mm SOI襯底的類似基準(zhǔn)測試評估了一家SOITEC商業(yè)代工合作伙伴制造的器件。在測試過程中，最先進(jìn)的SOI晶圓在O波段的單模TE偏振波導(dǎo)損耗介于0.5~0.65 dB/cm。

1310 nm波長區(qū)域（左）帶狀、橫電（TE）偏振配置的單模波導(dǎo)傳播損耗基準(zhǔn)（單位：dB/cm）。

面向硅光子應(yīng)用的先進(jìn)封裝

先進(jìn)封裝和后道（BEOL）技術(shù)是推動硅光子路線圖發(fā)展的關(guān)鍵因素，特別是對于更先進(jìn)的收發(fā)器設(shè)計(jì)和CPO多芯片模塊集成。例如，2.5D和3D CoWoS封裝或異構(gòu)集成方案，對于為日益密集且復(fù)雜的硅光子芯粒提供電力以及光纖到芯片的光連接是非常必要的。然而，先進(jìn)的BEOL和模塊封裝是目前硅光子技術(shù)中的主要良率障礙。

SOI襯底將在應(yīng)對這些挑戰(zhàn)方面發(fā)揮另一個(gè)重要作用。事實(shí)上，從SOI晶圓的操作來看，其潛力遠(yuǎn)不止支持三層堆疊。先進(jìn)的SOI加工技術(shù)可產(chǎn)生卓越的材料化學(xué)物理性能，為新型SOI硅晶圓提供所需要的機(jī)械堅(jiān)固性，使其能夠經(jīng)受激進(jìn)的熱退火循環(huán)，以及晶圓代工廠先進(jìn)硅光子加工中典型的更厚的多層金屬BEOL技術(shù)。此外，操作晶圓還能使代工廠和設(shè)計(jì)人員具有足夠的靈活性來實(shí)施硅通孔（TSV）技術(shù)和光纖連接V形槽（或類似的實(shí)施方法），從而為光學(xué)引擎提供電氣和光學(xué)互連。

具體來說，在SOI制造過程中，由于熱處理的原因，硅中所含的間隙氧往往會在晶核上析出，從而導(dǎo)致體微缺陷的產(chǎn)生。這些缺陷可以充當(dāng)所謂的“吸雜中心”，吸引潛在的金屬污染。此外，還需要這些缺陷來阻止位錯(cuò)的傳播，以確保襯底對熱應(yīng)力的機(jī)械魯棒性，從而防止產(chǎn)生膜裂缺陷（也稱滑移線）。

然而，用于在硅襯底上創(chuàng)建V形槽或TSV的干法蝕刻也會受到體微缺陷密度的不利影響。體微缺陷會在蝕刻和金屬填充過程中造成微掩膜，從而導(dǎo)致缺陷，由于整個(gè)芯片上TSV電阻率的變化，有可能給晶圓代工廠帶來重大的良率損失。

為了實(shí)現(xiàn)新的硅光子技術(shù)，某些特定開發(fā)有助于SOI晶圓操作襯底提供應(yīng)對這些挑戰(zhàn)所需要的特性。在SOI掩埋氧化層下方創(chuàng)建無體微缺陷區(qū)（也稱為潔凈區(qū)）具有雙重優(yōu)勢，既能進(jìn)行無缺陷蝕刻以形成光纖連接V形槽或電氣TSV，又能保持SOI襯底在熱處理中的魯棒性。

潔凈區(qū)操作硅晶圓技術(shù)的橫截面激光散射斷層掃描圖像。從潔凈區(qū)去除體微缺陷，厚度約為100 μm，更低區(qū)域仍存在體微缺陷，以保持晶圓的機(jī)械性能、正確的幾何形狀以及對熱處理、BEOL和封裝處理的整體魯棒性。

AI的現(xiàn)在與未來

硅光子技術(shù)為AI架構(gòu)提供的光互連有望徹底變革AI算法，并進(jìn)一步提升這些復(fù)雜系統(tǒng)的能力，實(shí)現(xiàn)更高效的結(jié)構(gòu)，進(jìn)而以更高的性能適應(yīng)日益復(fù)雜的工作負(fù)載。隨著AI網(wǎng)絡(luò)的內(nèi)在演進(jìn)，硅光子技術(shù)以及多芯片模塊中的異構(gòu)集成將改變交換層，從而以所需的互連密度和成本實(shí)現(xiàn)更低的延遲和功耗。

本文源自SOITEC，麥姆斯咨詢編譯。

審核編輯：劉清