一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

從頭開始構(gòu)建 RISC-V CPU使用分立邏輯芯片,通過最熱門的新架構(gòu)構(gòu)建功能驚人的 CPU

eeDesigner ? 來源:eeDesign ? 作者:eeDesign ? 2024-04-02 17:28 ? 次閱讀

這是一種驅(qū)使人們自愿構(gòu)建自己的CPU的癢。我們開始思考我們理解中的空白,這個空白潛伏在邏輯門和觸發(fā)器如何單獨工作以及機器代碼如何控制完全組裝的處理器之間。在硬連線電路開始隨著軟件不斷變化的曲調(diào)跳舞的神奇區(qū)域中究竟發(fā)生了什么?

事實證明,這種癢折磨著足夠多的人,以至于有商業(yè)套件供想要將 CPU 組裝在一起以看到(或聽到)它的制造商使用,并且網(wǎng)絡上充斥著自制的 4 位和 8 位 CPU,其架構(gòu)是 1970 年代工程師所熟悉的。我應該知道——我自己做了一個。但后來我開始懷疑:我能不能用一些最新技術(shù)來構(gòu)建自己的CPU?我可以設計自己的完全兼容的 32 位 RISC-V 中央處理器嗎?

RISC-V 是一個開源架構(gòu),大約有 11 年的歷史,現(xiàn)在開始在由 x86 和 ARM CPU 架構(gòu)主導的世界中取得進展。羅伯特·巴魯克(Robert Baruch)的工作提醒了我RISC-V的可能性,他大約兩年前開始了一個類似的項目,但尚未完成他的處理器,部分原因是他必須不斷重新設計他早期構(gòu)建的組件,以滿足不斷發(fā)展的設計需求。

RISC-V 設計的模塊化特性使我能夠?qū)?Pineapple One 構(gòu)建為一堆可單獨測試的 10 x 10 厘米 PCB,這些 PCB 具有不同的功能(順時針方向,從左上角開始):VGA 驅(qū)動器;公羊;傳輸層;移;阿魯;寄存器文件;控制單元;程序計數(shù)器;只讀存儲器。詹姆斯·普羅沃斯特

取而代之的是,我首先在邏輯電路仿真器Logisim Evolution中構(gòu)建了我的完整設計,我將其命名為Pineapple One。在查閱了官方 RISC-V 手冊以及 David Patterson 和 John Hennessy 的著作《計算機組織與設計,RISC-V 版》(Elsevier,2017 年)的第一版,并將 Logisim 推向了極限,我在六個月內(nèi)對 Pineapple One 進行了工作模擬,滿足了基本 RISC-V CPU 的要求。

在實現(xiàn) RISC-V 架構(gòu)時,我驚訝地發(fā)現(xiàn),與我早期自制 CPU 中使用的傳統(tǒng)復雜指令集相比,該架構(gòu)的意義要大得多。冗余被消除,處理器的寄存器(存儲 CPU 工作內(nèi)存的暫存器)更加靈活。另一大優(yōu)勢是RISC-V是一個有據(jù)可查的模塊化設計,所以我知道每個模塊必須做什么。我的目標是以我自己的方式設計每個模塊,但要確保它的性能符合 RISC-V 標準。(這決定了我的 CPU 是 32 位的,因為根據(jù)定義,RISC-V 指令至少那么長。

從物理上講,菠蘿一號分布在垂直堆疊的八個方形印刷電路板上,這些電路板的邊長約為10厘米,外加一個處理VGA顯示接口的卡。它使用了 230 多個集成電路,主要來自 74HCT 系列邏輯芯片。我最大的挑戰(zhàn)是實現(xiàn)桶形移位器,這種電路可以圍繞寄存器中的位以可控的量進行移位。我首先嘗試了一種需要 80 多個組件的快速實現(xiàn),但盡我所能,我無法讓它適合我的 PCB。因此,我采用了一種低組件方法,基本上暫停了 CPU 其余部分的運行,直到我的變速桿完成啟動。由于菠蘿一號的走線很長,與單芯片CPU相比,我還很難管理寄生電容和阻抗,這意味著要調(diào)試一些非常奇怪的行為。

忠誠shopping_cart刪除

詹姆斯·普羅沃斯特(James Provost):雖然有規(guī)定指令的長度范圍在16位和理論上無限的數(shù)量之間,但這里是RISC-V指令的四種核心類型的固定32位格式。一些指令將操作碼與其他功能字段相結(jié)合來定義行為,而另一些指令則允許將多個源寄存器與所謂的即時數(shù)據(jù)相結(jié)合,并將結(jié)果放置在目標寄存器中。

我使用Arduino微控制器測試了每塊板,以模擬計算機其余部分的輸入,并監(jiān)控輸出的正確性。我用3D打印了一個漂亮的外殼來容納整堆PCB和輸入/輸出連接器,這樣就可以將鍵盤和VGA顯示器直接連接到Pineapple One上。有 4 個通用 I/O 端口 — 2 個 8 位輸入和 2 個輸出。

我的朋友 Jan Vykydal 幫助我設置了一個符合 RISC-V 的編譯器才能正常工作,所以我用 C 語言編寫了一些系統(tǒng)軟件和演示程序。編譯器生成機器代碼,我使用一個 Python 腳本來獲取代碼并將其閃存到 CPU 的內(nèi)存中。盡管 Pineapple One 的運行頻率僅為 500 千赫茲,但這仍然足夠快,可以實時玩像 Snake 這樣的簡單電腦游戲,而且 512 KB 的程序內(nèi)存和 512 kB 的 RAM 已經(jīng)足夠了。

最終,我想稍微升級一下處理器,以便它可以運行更復雜的程序。我還想添加更多擴展板,例如聲卡。您可以在 Hackaday 上找到原理圖和物料清單,但最終將其作為套件提供給其他有興趣了解當代 CPU 設計的人會很棒。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    51927

    瀏覽量

    433683
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11011

    瀏覽量

    215185
  • RISC-V
    +關(guān)注

    關(guān)注

    46

    文章

    2461

    瀏覽量

    48006
收藏 人收藏

    評論

    相關(guān)推薦

    64位RISC-V CPU發(fā)展現(xiàn)狀和未來前景

    Cortex-X2、A710等CPU,全部放棄32位,轉(zhuǎn)向64位架構(gòu)。 ? 此情此景,我們禁不住將目光投向揚言“ARM架構(gòu)要小心了”的RISC-V
    的頭像 發(fā)表于 07-22 07:59 ?4271次閱讀

    基于risc-v架構(gòu)芯片與linux系統(tǒng)兼容性討論

    的硬件接口兼容。 平臺特性支持 : RISC-V架構(gòu)芯片可能具備一些特定的功能特性,如特定的節(jié)能模式、硬件加速器等。 Linux內(nèi)核需要為這些特性提供支持并編寫相應的代碼,以確保在
    發(fā)表于 11-30 17:20

    RISC-V 生態(tài)架構(gòu)淺析

    。RISC-V指令集正式因為伯克利大學想開發(fā)一款CPU時,要么是一些老舊的架構(gòu),要么收費昂貴,芯片設計領域亟需一個開源的指令集。神說要有光,就有了光,神說要有空氣,就有了空氣,神說要有
    發(fā)表于 06-22 16:51

    科普RISC-V生態(tài)架構(gòu)(認識RISC-V)

    。RISC-V指令集正式因為伯克利大學想開發(fā)一款CPU時,要么是一些老舊的架構(gòu),要么收費昂貴,芯片設計領域亟需一個開源的指令集。神說要有光,就有了光,神說要有空氣,就有了空氣,神說要有
    發(fā)表于 08-02 11:50

    瑞薩基于RISC-V核心架構(gòu)的預編程ASSP器件

    替代途徑的客戶,從更短的上市時間和更低的開發(fā)成本中獲益。”瑞薩基于RISC-V核心架構(gòu)的預編程ASSP器件,結(jié)合專用的用戶界面工具來設置應用的可編程參數(shù),將為客戶構(gòu)建完整且優(yōu)化的解決方案。此
    發(fā)表于 10-13 16:33

    ARM與RISC-V架構(gòu)的區(qū)別是什么?

    2019年開始RISC-V得到了越來越多的重視,原因有很多,ARM授權(quán)費高是關(guān)鍵的因素,下面就來說說關(guān)于ARM和RISC-V架構(gòu),以及相關(guān)的內(nèi)容。 關(guān)于ARM 1991 年ARM 公
    發(fā)表于 04-25 09:13

    兩大架構(gòu)RISC-V 和 ARM 的各種關(guān)系

    一、RISC-V 和 ARM 的相似之處 RISC-V 和 ARM 基本上都是 RISC(精簡指令集計算機)。RISC-V 和 ARM 都使用加載-存儲
    發(fā)表于 06-21 20:31

    聚焦RISC-V架構(gòu),避免主流CPU架構(gòu)制約

    2021?年第十六屆“中國芯”集成電路產(chǎn)業(yè)促進大會在珠海召開,中國工程院院士倪光南指出,現(xiàn)今國內(nèi)多種 CPU?架構(gòu)并存難以展現(xiàn)優(yōu)勢,看好 RISC-V?開源架構(gòu)的特性,將為國內(nèi)的
    發(fā)表于 12-21 16:21 ?713次閱讀

    簡單講講RISC-V指令集CPU的參數(shù)

    本次CPU采用32位RISC-V指令集架構(gòu)(一代是自己瞎編指令集)。指令集就是程序指令的集合,指引硬件如何設計、如何運行。
    的頭像 發(fā)表于 08-07 14:55 ?3927次閱讀
    簡單講講<b class='flag-5'>RISC-V</b>指令集<b class='flag-5'>CPU</b>的參數(shù)

    RISC-V CPU調(diào)試機制的設計原理

    本文將詳細介紹RISC-V CPU調(diào)試機制的設計原理。
    發(fā)表于 10-18 09:19 ?2568次閱讀

    從頭開始構(gòu)建無人機

    電子發(fā)燒友網(wǎng)站提供《從頭開始構(gòu)建無人機.zip》資料免費下載
    發(fā)表于 11-22 10:35 ?1次下載
    <b class='flag-5'>從頭開始</b><b class='flag-5'>構(gòu)建</b>無人機

    為什么我們提升了RISC-V的會員等級

    專為下一代計算需求而從頭開始設計的RISC-V CPU 產(chǎn)品線。2022年 6 月,我們在 Embedded World 上宣布推出
    的頭像 發(fā)表于 03-21 15:25 ?506次閱讀

    芯來科技CEO彭劍英:RISC-V構(gòu)建自主可控CPU繁榮生態(tài)

    受邀出席,并圍繞“RISC-V構(gòu)建自主可控CPU繁榮生態(tài)”作主題演講。彭劍英表示,目前應用定義芯片的趨勢非常明顯,AIoT、汽車、數(shù)據(jù)中心迎來爆發(fā)。AIoT方面,
    的頭像 發(fā)表于 06-23 09:34 ?1756次閱讀
    芯來科技CEO彭劍英:<b class='flag-5'>RISC-V</b><b class='flag-5'>構(gòu)建</b>自主可控<b class='flag-5'>CPU</b>繁榮生態(tài)

    TenstorrentInc首席CPU構(gòu)架師 練維漢:助力數(shù)字化升級的RISC-V AI 高性能CPU

    ”,曾在水果公司作CPU架構(gòu)設計師。練維漢除介紹RISC-V內(nèi)核的高性能 CPU IP內(nèi)核技術(shù)之外,也對近期熱門
    的頭像 發(fā)表于 08-28 12:05 ?3968次閱讀
    TenstorrentInc首席<b class='flag-5'>CPU</b>構(gòu)架師 練維漢:助力數(shù)字化升級的<b class='flag-5'>RISC-V</b> AI 高性能<b class='flag-5'>CPU</b>

    芯來科技攜手芯芒科技發(fā)布RISC-V CPU系統(tǒng)仿真平臺

    專業(yè)RISC-V處理器IP及解決方案公司芯來科技與杭州芯芒科技深入合作,共同研發(fā)推出芯來全系列RISC-V CPU系統(tǒng)仿真平臺。幫助下游SoC和產(chǎn)品開發(fā)團隊基于該仿真平臺快速構(gòu)建
    的頭像 發(fā)表于 03-19 14:36 ?460次閱讀