什么是TSV

TSV（Through-Silicon Via）是一種先進(jìn)的三維集成電路封裝技術(shù)。它通過(guò)在芯片上穿孔并填充導(dǎo)電材料，實(shí)現(xiàn)芯片內(nèi)、芯片間以及芯片與封裝之間的垂直連接。TSV 技術(shù)可以將不同功能的芯片堆疊在一起，從而提高集成度、降低功耗，并縮小芯片封裝的體積。TSV 技術(shù)被廣泛應(yīng)用于各種領(lǐng)域，如微處理器、存儲(chǔ)器、傳感器等，是推動(dòng)集成電路制造技術(shù)向三維方向發(fā)展的重要技術(shù)之一。

1

TSV制造關(guān)鍵工藝流程

TSV制造的主要工藝流程依次為：深反應(yīng)離子刻蝕（DRIE）法行成通孔，使用化學(xué)沉積的方法沉積制作絕緣層、使用物理氣相沉積的方法沉積制作阻擋層和種子層。選擇一種電鍍方法在盲孔中進(jìn)行銅填充，使用化學(xué)和機(jī)械拋光（CMP）法去除多余的銅。而一旦完成了銅填充，則需要對(duì)晶圓進(jìn)行減薄，最后是進(jìn)行晶圓鍵合整體工藝路線(xiàn)會(huì)根據(jù)特定需求對(duì)典型工藝進(jìn)行變動(dòng)。

2

TSV關(guān)鍵工藝設(shè)備及特點(diǎn)

對(duì)應(yīng)TSV生產(chǎn)流程會(huì)涉及到深孔刻蝕，PVD、 CVD、銅填充、微凸點(diǎn)及電鍍、清洗、減薄、鍵合等二十余種設(shè)備，其中深孔刻蝕、氣相沉積、銅填充、CMP去除多余的金屬、晶圓減薄、晶圓鍵合等工序涉及的設(shè)備最為關(guān)鍵。

①深孔刻蝕設(shè)備

深孔刻蝕是TSV的關(guān)鍵工藝，目前首選技術(shù)是基于Bosch工藝的干法刻蝕。深反應(yīng)等離子刻蝕設(shè)備就是感應(yīng)耦合高密度等離子體干法刻蝕機(jī)（Inductively Coupled Plasma Etcher），它采用半導(dǎo)體刻蝕機(jī)的成熟技術(shù)，獨(dú)特設(shè)計(jì)的雙等離子體源，實(shí)現(xiàn)了對(duì)腔室內(nèi)等離子體密度的均勻控制，滿(mǎn)足硅高深寬比刻蝕工藝的要求。具有穩(wěn)定可靠的工藝性能、寬闊的工藝窗口和良好的工藝兼容性，用于晶片的高深寬比刻蝕。

②氣相沉積設(shè)備

氣相沉積設(shè)備主要用于薄膜電路表面的高低頻低應(yīng)力氧化硅等薄膜淀積。設(shè)備具有低溫TEOS工藝沉積氧化硅薄膜，應(yīng)力易調(diào)控，適用于薄膜電路制造中保護(hù)膜層的沉積。設(shè)備應(yīng)具有預(yù)真空室、基片傳送模塊以及工藝模塊等，傳片及工藝過(guò)程自動(dòng)化。

絕緣層做好后，通過(guò)物理氣相沉積法（PVD）沉積金屬擴(kuò)散阻擋層和種子層，為后續(xù)的銅填充做好準(zhǔn)備。后續(xù)的電鍍銅填充要求TSV側(cè)壁和底部具有連續(xù)的阻擋層和種子層。種子層的連續(xù)性和均勻性被認(rèn)為是TSV銅填充最重要的影響因素。根據(jù)硅通孔的形狀、深寬比及沉積方法不同，種子層的特點(diǎn)也各有不同，種子層沉積的厚度、均勻性和粘合強(qiáng)度是很重要的指標(biāo)。

③銅填充設(shè)備

深孔金屬化電鍍?cè)O(shè)備用于新一代高頻組件高深寬比通孔填孔電鍍銅工藝，解決高深寬比微孔內(nèi)的金屬化問(wèn)題，提高互聯(lián)孔的可靠性。TSV填孔鍍銅工序是整個(gè)TSV工藝?yán)镒詈诵?、難度最大的工藝對(duì)設(shè)備的要求比較高，成熟的用于TSV填孔鍍銅的設(shè)備價(jià)格昂貴。

④減薄拋光設(shè)備

一旦完成了銅填充則需要對(duì)晶圓進(jìn)行減薄拋光。TSV要求晶圓減薄至50μm甚至更薄，要使硅孔底部的銅暴露出來(lái)，為下一步的互連做準(zhǔn)備。目前晶圓減薄可以通過(guò)機(jī)械研磨、化學(xué)機(jī)械拋光、濕法及干法化學(xué)處理等不同的加工工序來(lái)實(shí)現(xiàn)。但晶圓很難容忍減薄過(guò)程中的磨削應(yīng)力，其剛性也難以使晶圓保持原有的平整狀態(tài)，同時(shí)后續(xù)工藝的晶圓傳遞、搬送也遇到了很大的問(wèn)題。目前業(yè)界多采用一體機(jī)的思路，將晶圓的磨削、拋光、貼片等工序集合在一臺(tái)設(shè)備內(nèi)。

3

TSV的應(yīng)用和優(yōu)勢(shì)

TSV的應(yīng)用之一是，它允許將由不同部分組成的復(fù)雜處理器分離在幾個(gè)不同的芯片上，并具有以下附加優(yōu)點(diǎn)：垂直連接允許更多數(shù)量的連接，這有助于實(shí)現(xiàn)更大的帶寬，而無(wú)需額外的帶寬，很高的時(shí)鐘頻率會(huì)增加數(shù)據(jù)傳輸期間的功耗。
例如，在將來(lái)我們將看到CPU和GPU的最后一級(jí)緩存將不在芯片上，它們具有相同的帶寬，但存儲(chǔ)容量卻是原來(lái)的幾倍，這將大大提高性能。我們也有使用FSV來(lái)通信Lakefield SoC的兩個(gè)部分的Intel Foveros示例，帶有系統(tǒng)I / O所在的基本芯片的計(jì)算芯片。

將處理器劃分為不同部分的原因是，隨著芯片的變大，電路中錯(cuò)誤的可能性越來(lái)越大，因此沒(méi)有故障的優(yōu)質(zhì)芯片的數(shù)量會(huì)增加。他們可以使用的更少，而那些做得好的人必須支付失敗者的費(fèi)用。這意味著從理論上減小芯片的尺寸會(huì)降低總體成本，盡管稍后我們將看到情況并非完全如此。

第二個(gè)應(yīng)用程序與占用的空間有關(guān)，能夠垂直堆疊多個(gè)芯片的事實(shí)大大減少了它們占用的面積，因?yàn)樗鼈儾粫?huì)散布在板上，其中最著名的示例是將HBM內(nèi)存用作某些圖形處理器的VRAM，但是我們還有其他示例，例如三星的V-NAND存儲(chǔ)器，將多個(gè)NAND閃存芯片彼此堆疊。

其他鮮為人知的選擇是邏輯和內(nèi)存的組合，其中內(nèi)存位于處理器的頂部，最著名的示例是寬I / O內(nèi)存，這是幾年前出現(xiàn)在智能手機(jī)中的一種內(nèi)存，包括SoC頂部的存儲(chǔ)器通過(guò)硅互連。

2022年3月9號(hào)，蘋(píng)果公司推出的M1 ULTRA處理器，這款性能爆表的處理器中，多個(gè)CPU使用帶TSV的Silicon interposer進(jìn)行集成的。如今，無(wú)論是AI/AR/VR中用到的傳感器，圖像傳感器，堆疊存儲(chǔ)芯片以及高性能處理器，都越來(lái)越離不開(kāi)TSV。

TSV這項(xiàng)并不為人熟知的技術(shù)，正在硬件的底層深深的影響著人類(lèi)的生產(chǎn)生活方式。

審核編輯：劉清