低功耗是當(dāng)今芯片設(shè)計(jì)的核心，電動(dòng)汽車（EV）、可再生能源、云計(jì)算和移動(dòng)領(lǐng)域的應(yīng)用尤其重視這一點(diǎn)。降低能耗可以帶來巨大的優(yōu)勢，這一點(diǎn)不難理解。例如，可以縮短電動(dòng)汽車的充電時(shí)間、提高加速以及延長續(xù)航里程等，而這一切都需要由高效的功率器件作為支撐。

功率半導(dǎo)體器件是電源管理系統(tǒng)的主要組成部分，通常用作開關(guān)器件和整流器，幫助調(diào)整電壓或電流的頻率。功率器件是設(shè)計(jì)在啟用狀態(tài)下運(yùn)行的，所以我們的目標(biāo)是優(yōu)化在此狀態(tài)下的性能表現(xiàn)。

除了效率外，功率器件還為系統(tǒng)或集成電路（IC）提供穩(wěn)壓電源，從而確保更可靠地運(yùn)行。為追求更高的效率和可靠性，設(shè)備需使用更大的器件，但這不僅會(huì)導(dǎo)致成本增加，產(chǎn)品上市時(shí)間也有所延長。因此，許多功率器件開發(fā)者紛紛轉(zhuǎn)向電阻率更低的碳化硅（SiC）和氮化鎵（GaN），希望能通過這些材料的特性在更小的封裝中實(shí)現(xiàn)更高的效率。

在本文中，我們將進(jìn)一步探討功率半導(dǎo)體器件設(shè)計(jì)面臨的挑戰(zhàn)，并介紹新思科技的“Power Device WorkBench”如何幫助解決這些問題，及其有助于提高效率的關(guān)鍵功能。

功率半導(dǎo)體器件設(shè)計(jì)面臨的嚴(yán)峻挑戰(zhàn)

效率既是功率器件的關(guān)鍵指標(biāo)，也是一項(xiàng)巨大考驗(yàn)，這一點(diǎn)不足為奇。器件的導(dǎo)通電阻是影響效率表現(xiàn)的主要因素。除了效率以外，其他問題也不容忽視，包括：

電流密度：確保設(shè)計(jì)符合電遷移（EM）規(guī)則

器件開啟/關(guān)閉延遲：確保整個(gè)器件在定義的時(shí)間范圍內(nèi)開啟

開關(guān)損耗

雖然設(shè)計(jì)尺寸不斷增大，但還是要盡量使用較小的面積驅(qū)動(dòng)較大的電流。這可能會(huì)導(dǎo)致EM故障，從而降低設(shè)計(jì)的可靠性。識(shí)別并解決這些問題，同時(shí)盡可能降低對(duì)其他方面影響，是功率器件設(shè)計(jì)面臨的關(guān)鍵挑戰(zhàn)之一。

因此，如何應(yīng)對(duì)大型設(shè)計(jì)（尤其是SiC設(shè)計(jì)）的復(fù)雜性和尺寸難題對(duì)于企業(yè)至關(guān)重要。開發(fā)者必須考慮這些設(shè)計(jì)的高開關(guān)頻率及大尺寸特性。設(shè)計(jì)尺寸過大就意味著柵極信號(hào)（器件激活的觸發(fā)器）需要更長的時(shí)間才能傳播到整個(gè)結(jié)構(gòu)。這種延遲會(huì)導(dǎo)致器件的某些部分比其他部分先激活，從而造成電流分布不均勻、電流密度升高以及潛在的可靠性問題。

隨著我們深入研發(fā)更大、更高效的設(shè)計(jì)，開關(guān)損耗已成為造成效率損失的主要原因。無晶圓廠半導(dǎo)體公司通常只能使用代工廠提供的晶體管，而集成器件制造商可以調(diào)整并強(qiáng)化晶體管，因而更具靈活性。開關(guān)損耗屬于瞬態(tài)問題，所以需要進(jìn)行詳細(xì)分析來了解開關(guān)的影響。開發(fā)者必須要詳細(xì)了解所作調(diào)整的整體影響，尤其對(duì)大型器件的固有復(fù)雜布線所作出的修改會(huì)帶來什么后果。要想克服這些挑戰(zhàn)，就需要直觀呈現(xiàn)多個(gè)相似布局，并進(jìn)行細(xì)致比較。

應(yīng)對(duì)這些挑戰(zhàn)需要采用全面的方法。于是，新思科技的“Power Device WorkBench”（以下簡稱PDW）應(yīng)運(yùn)而生，這是一款功能強(qiáng)大的解決方案，能夠在不斷發(fā)展的功率半導(dǎo)體領(lǐng)域中確保實(shí)現(xiàn)更高效率和可靠性。

為何選擇Power Device WorkBench？

PDW是功率器件市場的領(lǐng)先工具，目前已廣泛用于優(yōu)化所有技術(shù)節(jié)點(diǎn)，甚至還能優(yōu)化小至4nm技術(shù)節(jié)點(diǎn)，對(duì)于大型設(shè)計(jì)尤其有幫助。設(shè)計(jì)的初始布局可用后，開發(fā)者便可應(yīng)用PDW，無縫覆蓋整個(gè)開發(fā)過程，直到設(shè)計(jì)簽核完成。

開發(fā)者在尋找優(yōu)化功率晶體管和電子器件的工具時(shí)，比較關(guān)鍵的考慮因素包括：是否能夠提高效率、快速比較不同設(shè)計(jì)和增強(qiáng)功能、審查不同布線方案、優(yōu)化重布線層（RDL）以及快速糾正電遷移（EM）違例。

PDW的核心能力在于能夠細(xì)致、快速地分析和仿真功率器件的復(fù)雜細(xì)節(jié)。該工具專注于仿真復(fù)雜金屬互連中的電阻和電流，通過采用高吞吐量仿真引擎，PDW可幫助開發(fā)者優(yōu)化金屬布局和鍵合線配置等關(guān)鍵設(shè)計(jì)參數(shù)，并分析完整的柵極網(wǎng)絡(luò)，這對(duì)于復(fù)雜的大型設(shè)計(jì)來說極為困難。這就能夠幫助開發(fā)者設(shè)計(jì)出更優(yōu)異的產(chǎn)品，并更快投放到市場中。

PDW的關(guān)鍵功能

PDW提供了一系列關(guān)鍵功能，提升了其作為專業(yè)工具的能力，從而能夠在功率器件設(shè)計(jì)工具領(lǐng)域中脫穎而出。

分析各種尺寸的設(shè)計(jì)：PDW擅長處理各種尺寸的設(shè)計(jì)，突破了許多其他工具的限制，可以應(yīng)對(duì)各種復(fù)雜的布線，幫助開發(fā)者全面了解導(dǎo)通電阻的影響，從而在此基礎(chǔ)上做出針對(duì)性改進(jìn)，最終提高功率器件的整體效率。

完整柵極網(wǎng)絡(luò)處理：PDW能夠無縫處理大型電路的完整柵極網(wǎng)絡(luò)，也因此備受矚目。這對(duì)于確保整個(gè)器件在極短的時(shí)間內(nèi)開啟至關(guān)重要，也是滿足可靠性目標(biāo)的關(guān)鍵因素。通過識(shí)別柵極網(wǎng)絡(luò)中需要增強(qiáng)的特定區(qū)域，PDW可幫助開發(fā)者改善大型電路的可靠性。

封裝處理：PDW不光適用于芯片本身，還可以用于優(yōu)化設(shè)計(jì)的封裝。在高效率設(shè)計(jì)中，封裝起著關(guān)鍵作用。PDW能夠處理封裝內(nèi)的重布線層，將該層連接到具有更寬金屬的芯片位置，并幫助提高效率。此外，PDW有助于優(yōu)化設(shè)計(jì)中的傳感器布局，通過合理放置熱傳感器和電流傳感器，確保功率器件能夠正確運(yùn)行。

自動(dòng)糾正電遷移違例：當(dāng)設(shè)計(jì)中的電流密度超過可接受的限值時(shí)，PDW能夠準(zhǔn)確查明所發(fā)生的情況，并明確金屬層和電流密度的實(shí)際值，然后還會(huì)自動(dòng)重新設(shè)計(jì)布線，解決EM問題并確保符合設(shè)計(jì)標(biāo)準(zhǔn)。

全面設(shè)計(jì)優(yōu)化：PDW提供多個(gè)層面的方法來優(yōu)化功率器件，包括改善導(dǎo)通電阻、優(yōu)化柵極網(wǎng)絡(luò)以確保及時(shí)激活、增強(qiáng)封裝中的RDL，以及從設(shè)計(jì)面積入手來實(shí)現(xiàn)特定的電阻目標(biāo)。

自動(dòng)比較設(shè)計(jì)差異：PDW的一個(gè)突出特點(diǎn)在于，能夠自動(dòng)比較設(shè)計(jì)差異。當(dāng)開發(fā)者做出調(diào)整時(shí)，PDW會(huì)迅速評(píng)估相關(guān)操作對(duì)每一層整體性能的影響。該功能可以讓開發(fā)者了解局部調(diào)整對(duì)全局系統(tǒng)的影響，助其做出更明智的決策，從而為整體設(shè)計(jì)帶來積極影響。

與PrimeSIM集成：開關(guān)損耗屬于瞬態(tài)效應(yīng)，所以PDW創(chuàng)建了可在PrimeSIM中使用的分布式器件模型。在瞬態(tài)仿真過程中，PDW可以隨時(shí)顯示設(shè)計(jì)的電流和電壓圖。

由此一來，PDW便能加快優(yōu)化過程，幫助開發(fā)者在很短的時(shí)間內(nèi)交付高質(zhì)量結(jié)果。PDW不僅是工具，更是推動(dòng)創(chuàng)新的催化劑，為開發(fā)者提供了突破功率器件效率和可靠性界限的方法。隨著技術(shù)不斷發(fā)展，PDW始終站在行業(yè)前沿，不僅有助于設(shè)計(jì)功率器件，還能夠?qū)ζ溥M(jìn)行優(yōu)化，實(shí)現(xiàn)更強(qiáng)的效率和可靠性。