反相器和非門是數(shù)字邏輯電路中的基本組件，它們?cè)?a target="_blank">數(shù)字電路設(shè)計(jì)中扮演著重要的角色。盡管它們?cè)诠δ苌嫌幸欢ǖ南嗨菩?，但它們之間還是存在一些關(guān)鍵的區(qū)別。

1. 定義

反相器（Inverter）是一種只有一個(gè)輸入端和一個(gè)輸出端的數(shù)字邏輯門，其輸出狀態(tài)與輸入狀態(tài)相反。當(dāng)輸入為高電平時(shí)，輸出為低電平；當(dāng)輸入為低電平時(shí)，輸出為高電平。反相器的邏輯功能可以用邏輯非（NOT）運(yùn)算表示。

非門（NAND gate）是一種具有兩個(gè)輸入端和一個(gè)輸出端的數(shù)字邏輯門，其輸出狀態(tài)為兩個(gè)輸入端的邏輯與（AND）運(yùn)算的反（NOT）。當(dāng)兩個(gè)輸入端都為高電平時(shí)，輸出為低電平；當(dāng)至少有一個(gè)輸入端為低電平時(shí)，輸出為高電平。非門的邏輯功能可以用邏輯與非（NAND）運(yùn)算表示。

2. 工作原理

反相器的工作原理相對(duì)簡(jiǎn)單。當(dāng)輸入端接收到高電平時(shí)，反相器內(nèi)部的晶體管或邏輯門會(huì)將電流導(dǎo)向地線，使輸出端呈現(xiàn)低電平狀態(tài)；反之，當(dāng)輸入端接收到低電平時(shí)，反相器內(nèi)部的晶體管或邏輯門會(huì)將電流導(dǎo)向電源，使輸出端呈現(xiàn)高電平狀態(tài)。

非門的工作原理稍微復(fù)雜一些。非門內(nèi)部通常包含兩個(gè)晶體管或邏輯門，它們通過與門（AND gate）和非門（NOT gate）的組合實(shí)現(xiàn)邏輯與非運(yùn)算。當(dāng)兩個(gè)輸入端都為高電平時(shí)，與門的輸出為高電平，經(jīng)過非門后，輸出端呈現(xiàn)低電平狀態(tài)；當(dāng)至少有一個(gè)輸入端為低電平時(shí)，與門的輸出為低電平，經(jīng)過非門后，輸出端呈現(xiàn)高電平狀態(tài)。

3. 電路結(jié)構(gòu)

反相器的電路結(jié)構(gòu)相對(duì)簡(jiǎn)單，通常由一個(gè)晶體管或邏輯門組成。在CMOS技術(shù)中，反相器通常由一個(gè)N型晶體管和一個(gè)P型晶體管組成，它們通過互補(bǔ)對(duì)稱的方式實(shí)現(xiàn)反相功能。

非門的電路結(jié)構(gòu)相對(duì)復(fù)雜，通常由兩個(gè)晶體管或邏輯門組成。在CMOS技術(shù)中，非門通常由兩個(gè)N型晶體管和兩個(gè)P型晶體管組成，它們通過與門和非門的組合實(shí)現(xiàn)邏輯與非功能。

4. 邏輯功能

反相器的邏輯功能是邏輯非（NOT）運(yùn)算，其真值表如下：

非門的邏輯功能是邏輯與非（NAND）運(yùn)算，其真值表如下：

5. 應(yīng)用場(chǎng)景

反相器和非門在數(shù)字電路設(shè)計(jì)中都有廣泛的應(yīng)用場(chǎng)景。

反相器主要用于實(shí)現(xiàn)信號(hào)的反向、信號(hào)的緩沖、信號(hào)的隔離等。在實(shí)際電路設(shè)計(jì)中，反相器可以用于消除信號(hào)的延遲、提高信號(hào)的穩(wěn)定性、減少信號(hào)的干擾等。

非門則主要用于實(shí)現(xiàn)復(fù)雜的邏輯運(yùn)算，如與非、或非、異或等。在實(shí)際電路設(shè)計(jì)中，非門可以用于實(shí)現(xiàn)各種復(fù)雜的邏輯功能，如數(shù)據(jù)選擇、數(shù)據(jù)編碼、數(shù)據(jù)解碼等。

6. 優(yōu)缺點(diǎn)

反相器的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單、功耗低、速度快。但是，反相器的缺點(diǎn)是功能單一，只能實(shí)現(xiàn)邏輯非運(yùn)算。

非門的優(yōu)點(diǎn)是功能強(qiáng)大，可以組合成各種復(fù)雜的邏輯功能。但是，非門的缺點(diǎn)是電路結(jié)構(gòu)復(fù)雜、功耗較高、速度較慢。

反相器與非門的差異：

1. 功能與邏輯表達(dá)式
   • 功能：反相器和非門在功能上都實(shí)現(xiàn)了信號(hào)的取反，即輸入和輸出之間具有反相關(guān)系。但反相器主要應(yīng)用于模擬電路，而非門則更多地應(yīng)用于數(shù)字電路和邏輯運(yùn)算。
   • 邏輯表達(dá)式：反相器和非門的邏輯表達(dá)式均為Y = ?A（其中A為輸入信號(hào)，Y為輸出信號(hào)，?表示邏輯非操作）。這表明兩者在邏輯功能上是等效的。
2. 構(gòu)成方式與實(shí)現(xiàn)
   • 構(gòu)成方式：反相器通常通過晶體管等元件構(gòu)成的電路來實(shí)現(xiàn)，其實(shí)現(xiàn)方式較為單一。而非門則可以用多種電子元件實(shí)現(xiàn)，包括晶體管、集成電路等，具有更靈活的實(shí)現(xiàn)方式。
   • 實(shí)現(xiàn)技術(shù)：在CMOS技術(shù)中，反相器是基本的構(gòu)建模塊，而非門則是基于CMOS或其他邏輯技術(shù)（如TTL）實(shí)現(xiàn)的。這反映了兩者在實(shí)現(xiàn)技術(shù)上的差異。
3. 符號(hào)表示
   • 反相器在電路圖中通常用一個(gè)圓圈或帶小圓圈的三角形表示，強(qiáng)調(diào)其相位反轉(zhuǎn)的功能。
   • 非門在電路圖中則通常用一個(gè)三角形表示，強(qiáng)調(diào)其邏輯非的功能。這種符號(hào)表示的差異有助于在電路圖中快速識(shí)別兩者的功能。
4. 應(yīng)用領(lǐng)域
   • 反相器主要應(yīng)用于模擬電路中，如音頻放大、時(shí)鐘振蕩器等。這些應(yīng)用需要對(duì)信號(hào)的相位進(jìn)行精確控制。
   • 非門則廣泛應(yīng)用于數(shù)字電路設(shè)計(jì)和邏輯運(yùn)算中，如計(jì)算機(jī)、微處理器、數(shù)字顯示等領(lǐng)域。這些應(yīng)用需要精確的邏輯運(yùn)算和信號(hào)處理。

反相器是所有數(shù)字設(shè)計(jì)的核心。靜態(tài)CMOS反相器具有以下重要特性：

①輸出高電平為V DD ，輸出低電平為GND；

②屬于無比邏輯，功能不受晶體管相對(duì)尺寸影響；

③具有低輸出阻抗，輸入電阻極高；

④理論上具有無窮大扇出，單個(gè)反相器可以驅(qū)動(dòng)無窮多個(gè)門，增加扇出會(huì)增加傳播延時(shí)，動(dòng)態(tài)特性會(huì)變差，但不會(huì)影響穩(wěn)態(tài)特性；

⑤在穩(wěn)態(tài)工作情況下，電源線和地線之間沒有直接通路，沒有電流存在，意味著理論上沒有靜態(tài)功耗。

如下圖是一個(gè)靜態(tài)CMOS反相器的電路圖，由一個(gè)上拉的PMOS器件和一個(gè)下拉的NMOS器件組成。通過使用MOS管的開關(guān)模型，可以將其等效成右邊所示的反相器開關(guān)模型。當(dāng)V in ＝VDD時(shí)，下拉NMOS器件開始工作，PMOS器件斷開，將存儲(chǔ)在負(fù)載電容CL上的電壓放電至0V。當(dāng)V in ＝0V時(shí)，上拉PMOS器件開始工作，NMOS器件斷開，向負(fù)載電容CL充電至V DD 。

我們?yōu)槭裁匆褂肗MOS器件作為下拉器件，PMOS器件作為上拉器件呢？主要原因是PMOS器件是強(qiáng)1器件，而NMOS器件是強(qiáng)0器件。如下圖所示，使用NMOS器件放電時(shí)可以將存儲(chǔ)在負(fù)載電容CL上的電壓放電至0V，而使用PMOS器件只能放電至|V Tp |。同樣，使用PMOS器件充電時(shí)，可以向負(fù)載電容CL充電至V DD ，而使用NMOS器件只能充電至V DD -V Tn 。

CMOS反相器的總功耗分為動(dòng)態(tài)功耗和靜態(tài)功耗，我們首先看一下動(dòng)態(tài)功耗。動(dòng)態(tài)功耗主要有兩種，由充放電電容引起的動(dòng)態(tài)功耗和由直接通路電流引起的動(dòng)態(tài)功耗。充放電電容引起的動(dòng)態(tài)功耗大致過程是在充電過程中，一半能量被PMOS管消耗，一半能量存儲(chǔ)在CL負(fù)載電容中；放電過程中，存儲(chǔ)在電容上的能量被NMOS管消耗。

f 0→1 ：稱為開關(guān)活動(dòng)性，是消耗能量的翻轉(zhuǎn)頻率，也就是每秒通斷次數(shù)

另一種動(dòng)態(tài)功耗是由于輸入波形存在上升和下降時(shí)間，導(dǎo)致在開關(guān)過程中從VDD到GND之間在短期內(nèi)出現(xiàn)一條直流通路，造成短路電流。

接下來，我們分析一下峰值電流

? 當(dāng)負(fù)載很大，輸出的下降時(shí)間明顯比輸入上升時(shí)間大，輸入在輸出改變之前就已經(jīng)通過了過渡區(qū)，PMOS的源漏電壓近似為0，P管就基本關(guān)斷了，所以Ipeak很小

? 反之，當(dāng)負(fù)載很小，輸出下降時(shí)間明顯小于輸入上升時(shí)間，PMOS的VDS大部分時(shí)間等于V DD ,所以導(dǎo)致了最大的短路電流

我們得到的結(jié)論是：使輸出的下降時(shí)間大于輸入上升時(shí)間可以減小短路功耗，但輸出的上升/下降時(shí)間太大會(huì)降低電路速度，并在扇出門中引起短路電流。換句話說，當(dāng)負(fù)載電容比較小時(shí)，直接通路電流引起的動(dòng)態(tài)功耗將占主導(dǎo)，而當(dāng)負(fù)載電容較大時(shí)，充放電負(fù)載電容引起的動(dòng)態(tài)功耗將占主導(dǎo)。

靜態(tài)功耗一般由源(或漏）與襯底之間的反偏二極管漏電和亞閾值漏電構(gòu)成：

①源(或漏）與襯底之間的反偏二極管漏電

通常情況下非常小，該部分漏電是由熱產(chǎn)生的載流子引起的，該數(shù)值隨結(jié)溫而增加，并且呈指數(shù)關(guān)系。

②亞閾值漏電

VGS接近閾值電壓時(shí)會(huì)有源漏電流，在深亞微米工藝下，電源電壓降低導(dǎo)致這一電流越發(fā)顯著。

靜態(tài)功耗計(jì)算公式為：

I stat ：指在沒有開關(guān)活動(dòng)存在時(shí)在電源兩條軌線之間流動(dòng)的電流。

CMOS反相器的總功耗為：

應(yīng)當(dāng)指出的是在典型的CMOS電路中由充放電電容引起的動(dòng)態(tài)功耗占主導(dǎo)地位，直接通路電流引起的功耗可以通過設(shè)計(jì)控制在限定范圍內(nèi)，而漏電造成的靜態(tài)功耗在未來的工藝制程下會(huì)占據(jù)更大比重。

反相器和非門在數(shù)字邏輯電路中都有重要的作用。它們?cè)诙x、工作原理、電路結(jié)構(gòu)、邏輯功能、應(yīng)用場(chǎng)景等方面都存在一定的區(qū)別。在實(shí)際電路設(shè)計(jì)中，需要根據(jù)具體的應(yīng)用需求和性能要求，選擇合適的邏輯門。