案例展示

測試數(shù)據(jù)匯總

表 1

本文帶來的是基于瑞芯微RK3568J + 紫光同創(chuàng)Logos-2的ARM + FPGA多通道AD采集處理與顯示案例。本次案例演示的開發(fā)環(huán)境如下：Windows開發(fā)環(huán)境：Windows 7 64bit、Windows 10 64bitLinux開發(fā)環(huán)境：Ubuntu18.04.4 64bit虛擬機：VMware15.5.5U-Boot：U-Boot-2017.09Kernel：Linux-4.19.232、Linux-RT-4.19.232LinuxSDK：LinuxSDK-[版本號]（基于rk356x_linux_release_v1.3.1_20221120）AMP SDK：rk356x_amp_sdk_release_v1.2.3_20230515硬件開發(fā)環(huán)境：創(chuàng)龍科技TL3568F-EVM評估板（瑞芯微RK3568J + 紫光同創(chuàng)Logos-2）、TL7606P模塊、TL7616P模塊。

RK3568J + FPGA全國產(chǎn)平臺介紹

創(chuàng)龍科技TL3568F-EVM是一款基于瑞芯微RK3568J/RK3568B2四核ARM Cortex-A55處理器 + 紫光同創(chuàng)Logos-2 PG2L50H/PG2L100H FPGA設計的異構多核國產(chǎn)工業(yè)評估板，由核心板和評估底板組成，ARM Cortex-A55處理單元主頻高達1.8GHz/2.0GHz。核心板ARM、FPGA、ROM、RAM、電源、晶振、連接器等所有元器件均采用國產(chǎn)工業(yè)級方案，國產(chǎn)化率100%。

核心板內(nèi)部RK3568J/RK3568B2與Logos-2通過PCIe 2.0、FSPI、I2C、GPIO連接，并通過工業(yè)級B2B連接器引出PCIe 2.1、SATA、GMAC、USB、HDMI、LVDS、RGB、MIPI DSI、SDIO、CAN、SPI、UART等接口及FPGA IO引腳。ARM端支持多屏異顯、Mali-G52-2EE GPU、1080P@60fps H.265/H.264視頻編碼、4K@60fps H.265/H.264視頻解碼，并內(nèi)置1TOPS算力NPU。核心板經(jīng)過專業(yè)的PCB Layout和高低溫測試驗證，質(zhì)量穩(wěn)定可靠，可滿足各種工業(yè)應用環(huán)境要求。

RK3568J + FPGA典型應用領域

RK3568J + FPGA應用場景十分廣泛，涵蓋小電流選線、繼電保護測試儀、運動控制器、醫(yī)療內(nèi)窺鏡、血液分析儀、目標識別跟蹤等領域，可滿足多種工業(yè)應用要求。

多通道AD采集案例演示

本章節(jié)主要介紹多通道AD采集案例演示，為了簡化描述，正文僅摘錄案例功能描述與測試結果，詳細產(chǎn)品資料請掃描文末二維碼下載。

案例說明

案例功能：案例基于FPGA端采集8/16通道AD數(shù)據(jù)，ARM端CPU3核心運行RT-Thread(RTOS)程序，并通過FSPI總線從FPGA端接收AD數(shù)據(jù)。ARM端CPU0、CPU1、CPU2核心運行Linux系統(tǒng)，CUP3核心（運行RT-Thread(RTOS)程序）通過rpmsg將AD數(shù)據(jù)發(fā)送至Linux應用程序，Linux應用程序通過rpmsg接收RT-Thread(RTOS)發(fā)送的AD數(shù)據(jù)，并將數(shù)據(jù)轉(zhuǎn)換得到電壓值，然后通過Qt顯示波形至顯示屏。

備注：

本案例目前僅支持在CPU3核心運行RT-Thread(RTOS)程序。

系統(tǒng)工作示意框圖如下所示。

圖 2 系統(tǒng)工作示意框圖

AD采集數(shù)據(jù)通過rpmsg傳輸流程圖如下所示。

圖 3rpmsg傳輸流程圖

案例支持如下2種模式：（1）單步模式：程序采集1024個數(shù)據(jù)后，顯示靜態(tài)波形。（2）連續(xù)模式：程序?qū)B續(xù)采集數(shù)據(jù)，并實時顯示動態(tài)波形。

程序流程如下圖所示。

圖 4 程序流程圖

TL7606P模塊測試

請將創(chuàng)龍科技TL7606P模塊連接至評估板FPGA EXPORT(CON26)接口，將HDMI顯示器與評估板HDMI OUT接口連接，請使用Type-C線將評估板USB TO UART2串口連接至PC機，使用RS232交叉串口母母線、USB轉(zhuǎn)RS232公頭串口線將評估板RS232 UART0串口連接至PC機，硬件連接如下圖所示。

圖 5

案例支持TL7606P模塊8通道同時采集與顯示。本次測試以TL7606P模塊V1和V5通道為例，請將TL7606P模塊的V1和V5通道分別正確連接至信號發(fā)生器A通道和B通道。信號發(fā)生器設置A通道輸出頻率為5KHz、峰峰值為2.0Vpp（即幅值為1.0V）的正弦波信號，B通道輸出頻率為1KHz、峰峰值為2.0Vpp（即幅值為1.0V）的正弦波信號，如下圖所示。

備注：

TL7606P模塊量程為±5V，待測信號電壓請勿超過模塊量程，否則可能會導致模塊損壞。

圖 6

請參考我司產(chǎn)品資料的用戶手冊，進行環(huán)境搭建、將FPGA端的可執(zhí)行程序固化至FPGA運行、amp.img鏡像文件固化至評估板（用于運行RT-Thread(RTOS)程序）等操作，然后進行如下步驟進行操作。a)單步模式執(zhí)行如下命令，以單步模式采集數(shù)據(jù)。

Target#

./ad_display -d ad7606 -m 1參數(shù)解析：-d：指定設備節(jié)點；-m：選擇運行模式（1表示單步模式，2表示連續(xù)模式）。

圖 7

同時，HDMI顯示屏將會顯示靜態(tài)波形，如下圖所示。

圖 8

按下"Ctrl + C"可停止程序運行。b)連續(xù)模式執(zhí)行如下命令，以連續(xù)模式采集數(shù)據(jù)。

Target#

./ad_display -d ad7606 -m 2

圖 9

同時，HDMI顯示屏將會實時顯示動態(tài)波形，如下圖所示。

圖 10

程序運行過程中，CPU占用率約為137.7%。

圖 11

按下"Ctrl + C"可停止程序運行。

TL7616P模塊和TL7606P模塊測試步驟類似，可以參考我司的案例說明文檔。