Vivado中的Incremental Compile增量編譯技術(shù)詳解
Incremental Compile增量編譯是Vivado提供的一項(xiàng)高階功能。目的旨在當(dāng)設(shè)計(jì)微小的改變時(shí)，重用綜合和布局布線的結(jié)果，縮短編譯時(shí)間。
下圖是增量編譯的流程：
增量編譯需要已經(jīng)編譯完成的原始設(shè)計(jì)的dcp文件作為參考，當(dāng)我們?cè)谠荚O(shè)計(jì)上做微小的改動(dòng)時(shí)，就可以使用增量編譯的流程。這些改動(dòng)包括：
- RTL代碼的微小修改
- 網(wǎng)表的微小修改，比如增加或者改變ILA
在Vivado里面，使能IncrementalCompile的方式非常簡(jiǎn)潔，在Impl run上右鍵選擇“Set Incremental Compile…”，然后設(shè)置相應(yīng)的參考dcp文件即可：
Tips：
1. 當(dāng)參考設(shè)計(jì)和當(dāng)前設(shè)計(jì)的相似度大于95%的時(shí)候，最適合用增量編譯技術(shù)
相似度低于75%時(shí)，工具會(huì)關(guān)閉增量編譯
2. 有些時(shí)候，即使很小的RTL改動(dòng)，也會(huì)造成網(wǎng)表的巨大差異。比如
a） 改變HDL中的某些全局常量
b） 增加總線的位寬
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
Vivado
+關(guān)注
關(guān)注
19文章
835瀏覽量
68819
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
淺析可提升Vivado編譯效率的增量編譯方法
增量編譯：使用增量編譯滿足最后時(shí)刻 HDL 變動(dòng)需求，僅針對(duì)已變動(dòng)邏輯進(jìn)行布局布線，從而可節(jié)省時(shí)間。
Altium如何放置compile mask(編譯屏蔽)
方法步驟如下：原理圖界面上place（放置）-->directives（指示）-->compile mask（編譯屏蔽），拖動(dòng)鼠標(biāo)，框住不需編譯的電路。 取消的方法：不需要?jiǎng)h除，之需要在編譯
發(fā)表于 09-17 14:08
誰能縮短大容量FPGA的編譯時(shí)間？增量式編譯QIC！
增量式編譯（Incremental Compilation）是ALTERA為解決大容量FPGA設(shè)計(jì)編譯時(shí)間太長(zhǎng)的問題給出的一個(gè)新式工具！在本文中我們將闡述QIC在縮短
發(fā)表于 12-25 11:26
?5482次閱讀
Vivado Design Suite 2015.3的新功能介紹
了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動(dòng)增量
Vivado Design Suite 2015.3新增量編譯功能介紹
了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動(dòng)增量
引入增量編譯流程進(jìn)行調(diào)試的好處與步驟
了解使用Vivado 2016.1中引入的增量編譯流程進(jìn)行調(diào)試的好處，以及在使用增量編譯實(shí)現(xiàn)時(shí)添
Vivado 2015.3中的新增量編譯功能介紹
了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動(dòng)增量
Vivado 2015.3的新增量編譯功能
了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動(dòng)增量
講述增量編譯方法，提高Vivado編譯效率
當(dāng)RTL代碼修改較少時(shí)，使用增量編譯功能可以提高工程的編譯速度，Incremental Compile增
如何在Vivado中實(shí)現(xiàn)邏輯鎖定和增量編譯工程實(shí)例說明
本文針對(duì)Vivado中實(shí)現(xiàn)的邏輯鎖定和增量編譯進(jìn)行的工程實(shí)例介紹，文中有對(duì)應(yīng)工程的下載地址。友情提示：（1）增量
Vivado綜合引擎的增量綜合流程
從 Vivado 2019.1 版本開始，Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設(shè)計(jì)變化較小時(shí)減少總的綜合運(yùn)行時(shí)間。
發(fā)表于 07-21 11:02
?1940次閱讀
Vivadoz中增量編譯與設(shè)計(jì)鎖定
關(guān)于增量編譯所謂增量實(shí)現(xiàn)，更嚴(yán)格地講是增量布局和增量布線。它是在設(shè)計(jì)改動(dòng)較小的情形下參考原始設(shè)計(jì)的布局、布線結(jié)果，將其中未改動(dòng)的模塊、引腳和
發(fā)表于 12-20 19:11
?6次下載
Quartus中的邏輯鎖定與增量編譯
邏輯鎖定功能可以將FPGA中的代碼模塊在固定區(qū)域?qū)崿F(xiàn)，優(yōu)化時(shí)序性能，提升設(shè)計(jì)可靠性。 增量編譯功能，可以使設(shè)計(jì)更快速時(shí)序收斂，加快編譯速度。
Vivado增量編譯的基本概念、優(yōu)點(diǎn)、使用方法以及注意事項(xiàng)
隨著FPGA設(shè)計(jì)的復(fù)雜度不斷提高，設(shè)計(jì)人員需要選擇更為高效的設(shè)計(jì)流程來保證開發(fā)效率和減少開發(fā)成本。其中，Vivado增量編譯是一種非常重要的設(shè)計(jì)流程。本文將介紹Vivado
Xilinx Vivado使用增量實(shí)現(xiàn)
增量實(shí)現(xiàn)自從首次獲得支持以來，不斷升級(jí)演變，在此過程中已添加了多項(xiàng)針對(duì)性能和編譯時(shí)間的增強(qiáng)功能。它解決了實(shí)現(xiàn)階段針對(duì)快速迭代的需求，顯著節(jié)省了編譯時(shí)間，還能確保所得結(jié)果和性能的可預(yù)測(cè)性
工商網(wǎng)監(jiān)
評(píng)論