原創(chuàng)：DrChip芯片行業(yè)

隨著先進(jìn)封裝技術(shù)的發(fā)展，翹曲問題日益嚴(yán)重。這種現(xiàn)象通常由多種材料混合造成的不均勻應(yīng)力點(diǎn)引起，影響封裝的組裝和實(shí)際使用中的長(zhǎng)期可靠性。

翹曲在確定先進(jìn)封裝是否能夠成功組裝以及滿足長(zhǎng)期可靠性目標(biāo)方面扮演了關(guān)鍵角色。新進(jìn)展，如改進(jìn)了熱性能的模塑材料、高級(jí)建模技術(shù)以及涉及兩步模塑的創(chuàng)新架構(gòu)，正在使對(duì)封裝翹曲的控制變得更加有效，同時(shí)也提供了優(yōu)化多芯片系統(tǒng)的更大靈活性。

翹曲是由硅芯片、模塑材料、銅、聚酰亞胺等材料之間的熱膨脹系數(shù)（CTE）不匹配所導(dǎo)致的必然結(jié)果。它在整個(gè)組裝過程中變化不定，可能會(huì)導(dǎo)致裂紋或剝離失效。最容易出現(xiàn)問題的區(qū)域包括低介電常數(shù)核心，這些區(qū)域容易發(fā)生裂紋和短路，或者在微凸點(diǎn)中出現(xiàn)非濕潤(rùn)失效。

“目前關(guān)于封裝翹曲和應(yīng)力的討論非常熱門，”Synopsys產(chǎn)品管理高級(jí)總監(jiān)Kenneth Larsen表示，“這不僅僅是在制造過程中，溫度變化可能導(dǎo)致翹曲，還包括當(dāng)你將設(shè)備插入插座時(shí)，可能會(huì)遇到翹曲問題?！?/p>

即便在組裝和封裝過程中有效地解決了翹曲問題，設(shè)備在實(shí)際使用中仍可能出現(xiàn)翹曲。這在異質(zhì)設(shè)計(jì)中尤其明顯，其中芯片采用不同材料或工藝，而邏輯集中在不對(duì)稱封裝的特定區(qū)域。

由于對(duì)更高處理速度和低延遲的需求，尤其是在移動(dòng)、汽車和高性能計(jì)算/AI應(yīng)用中，多芯片封裝的過渡正迅速加速。工程師們?cè)絹?lái)越依賴建模和仿真來(lái)理解溫度依賴的翹曲，這種翹曲可能因芯片厚度、模具與硅比例及基板類型而異。盡管有機(jī)基板因其價(jià)格低廉且可以定制到任何尺寸而非常有吸引力，但它們比硅基板更具柔韌性，容易發(fā)生翹曲。

所有這些考慮都指向了對(duì)復(fù)雜異質(zhì)組裝和封裝進(jìn)行熱學(xué)和結(jié)構(gòu)建模的必要性?！案呒?jí)建模允許公司模擬不同材料、熱動(dòng)態(tài)和機(jī)械應(yīng)力在組裝過程中的行為，”Amkor芯片/FCBGA集成副總裁Mike Kelly表示，“通過這種虛擬實(shí)驗(yàn)，可以預(yù)測(cè)和緩解潛在挑戰(zhàn)，確保最終產(chǎn)品滿足嚴(yán)格的質(zhì)量和可靠性標(biāo)準(zhǔn)。”

翹曲的發(fā)生機(jī)制

組裝過程中包含多個(gè)加熱和冷卻步驟，這會(huì)在具有不同熱和機(jī)械性能的相鄰材料之間引起一定程度的變形。在先進(jìn)封裝中，100微米范圍的翹曲并不罕見。

翹曲問題的一個(gè)原因是芯片的尺寸較大，而芯片、重新分布層（RDL）、基板和各種尺寸的凸點(diǎn)的加工窗口非常緊湊。相鄰材料的膨脹和收縮取決于材料的CTE，即每度溫度變化引起的尺寸增加（ppm/°C）。

“芯片通常是相對(duì)較大的芯片，”Promex Industries首席執(zhí)行官Dick Otte表示，“例如iPad中，芯片尺寸為20 x 30毫米，可能有多達(dá)10,000個(gè)I/O，通常為銅柱。僅僅將單個(gè)芯片放置在基板上就可能是一個(gè)挑戰(zhàn)，因?yàn)殚g距非常小。因此，對(duì)于這些組裝而言，控制翹曲和平整度至關(guān)重要。在整個(gè)回流焊接過程中，它需要保持平整，以彌合銅柱與電路板上的接觸點(diǎn)之間的間隙而不發(fā)生翹曲。”

翹曲可以向上發(fā)生（邊緣彎曲，稱為“微笑”），也可以向下發(fā)生（稱為“哭泣”），這取決于堆疊材料的相對(duì)CTE。例如，硅的CTE為2.8，銅為17，F(xiàn)R4 PCB為14至17 ppm/°C。硅互連層與有機(jī)基板之間的CTE不匹配最為嚴(yán)重。

將封裝堆疊視作材料組合有助于理解這一現(xiàn)象。“你需要考慮材料的CTE及其在溫度下的反應(yīng)，”O(jiān)tte說，“比如你在上面有相對(duì)低膨脹的銅，而底部有焊料，它們的膨脹量基本相等，中間則有一個(gè)高膨脹的介電材料，所以當(dāng)你加熱它時(shí)，它的膨脹量也大致相同。如果你把所有的銅放在上面，當(dāng)你加熱它時(shí)，它會(huì)向銅的一側(cè)翹曲。銅的CTE是15 ppm/°C，而有機(jī)材料的CTE大約是其兩倍，25到30 ppm/°C。”

其他關(guān)鍵指標(biāo)包括材料的模量或彈性，以及玻璃化轉(zhuǎn)變溫度（Tg），即材料開始流動(dòng)的溫度。這些值也是相關(guān)的。例如，聚合物（如環(huán)氧模塑化合物（EMC））的熱行為中，當(dāng)溫度超過玻璃化轉(zhuǎn)變溫度時(shí)，模量通常會(huì)急劇下降。這是因?yàn)樵谝簯B(tài)時(shí)，聚合物鏈會(huì)自由滑動(dòng)，而在固態(tài)時(shí)則較為剛性。

除了焊料回流外，翹曲還常發(fā)生在模塑后固化階段。ASE的Hung-Chun Yang及其同事最近發(fā)現(xiàn)，芯片厚度對(duì)現(xiàn)有芯片優(yōu)先流封裝過程中的翹曲水平有顯著影響。研究表明，“固化后出現(xiàn)嚴(yán)重的晶圓翹曲，導(dǎo)致對(duì)齊失效并在后續(xù)工藝中處理困難。”為減少封裝翹曲，團(tuán)隊(duì)用玻璃載體替代了金屬載體/薄膜方案。團(tuán)隊(duì)還發(fā)現(xiàn)，3D有限元法（FEM）能夠捕捉翹曲行為，并與實(shí)際測(cè)試數(shù)據(jù)相符。

圖1：改進(jìn)流程中的玻璃載體（右）引起的翹曲較少。增加芯片厚度也顯著減少了翹曲。來(lái)源：ASE

芯片優(yōu)先流程從探測(cè)制造好的晶圓開始，隨后對(duì)其進(jìn)行薄化并電鍍銅柱，然后切割并放置已知良品的芯片。最初的流程使用了一個(gè)金屬載體，該載體在模塑后被去除，替換為薄膜。改進(jìn)后的流程使用了一個(gè)在模塑、固化、模具磨削、RDL和銅柱處理過程中都保持在位的玻璃載體，然后再進(jìn)行脫粘。

在模塑后固化過程中，翹曲達(dá)到最大值，并且在固化步驟和玻璃載體脫粘后變化最為顯著。玻璃載體流程總體上減少了翹曲。此外，ASE工程師確定，通過將晶圓厚度從0.54毫米增加到0.7毫米，可以額外減少35%的翹曲。

第二種減少翹曲的策略是使用具有不同熱性能的EMC，特別是在工藝需要兩步模塑時(shí)。Amkor工程師最近通過建模和制造兩個(gè)高性能測(cè)試樣本評(píng)估了兩種高性能多芯片封裝的可靠性表現(xiàn)。一個(gè)模塊大約是一個(gè)掩模的大小，包含1個(gè)ASIC、2個(gè)HBM和2個(gè)橋接芯片（33 x 26毫米）。第二個(gè)模塊為三個(gè)掩模的大小，包含2個(gè)ASIC、8個(gè)HBM和10個(gè)橋接芯片（54 x 46毫米）。Heejun Jang及其同事在Amkor Technology Korea使用Ansys Parametric Design Language（APDL）版本16.1進(jìn)行建模和仿真，并將結(jié)果與包含虛擬芯片的測(cè)試樣本進(jìn)行了比較。

Amkor的“最后封裝”S-Connect流程從載體晶圓開始，制造用于橋接芯片和銅柱的銅柱（見圖2）。集成的被動(dòng)器件和橋接芯片被嵌入第一模具中，該模具固化后被磨回。RDL沉積在模具上，焊料捕集墊和芯片通過微凸點(diǎn)附著在墊上。然后，焊料被回流和填充。第二模具圍繞正面芯片固化并磨回，然后進(jìn)行C4凸點(diǎn)加工以實(shí)現(xiàn)與基板的翻轉(zhuǎn)連接。仿真分析了9種不同CTE（7到12 ppm Tg以下，22到46 ppm Tg以上）和高至低玻璃化轉(zhuǎn)變溫度（145°C到175°C）的EMC組合下的翹曲情況。

圖2：S-Connect封裝的工藝流程。來(lái)源：Amkor

翹曲作為EMC選擇的函數(shù)表明，所有材料在室溫下表現(xiàn)出相同的微笑模式，在高溫（250°C）下表現(xiàn)出哭泣模式。CTE較低的EMC導(dǎo)致的翹曲較少。在模具占據(jù)相對(duì)較大區(qū)域時(shí)，翹曲水平更加明顯。更重要的是，相對(duì)于450μm的芯片，650μm厚的芯片翹曲水平大約高出50%。有趣的是，較厚的硅芯片在控制總體模塊翹曲方面的效果是EMC材料選擇的3倍，因此芯片厚度是減少翹曲的最大杠桿因素。

一旦確定了封裝配置，可靠性測(cè)試至關(guān)重要。Amkor對(duì)其先進(jìn)封裝測(cè)試樣本進(jìn)行了濕氣抵抗測(cè)試、高加速應(yīng)力測(cè)試、熱循環(huán)B條件和高溫存儲(chǔ)測(cè)試。這些測(cè)試是發(fā)現(xiàn)早期失效問題所必需的，橫截面分析可以揭示可能導(dǎo)致實(shí)際使用中故障的裂紋或潛在缺陷。

盡管上述例子可能代表了今天的大型多芯片封裝，但封裝尺寸正在不斷增長(zhǎng)，這意味著需要更多關(guān)注翹曲問題。越來(lái)越多的組裝線將推動(dòng)數(shù)字雙胞胎或虛擬表示的應(yīng)用，以實(shí)現(xiàn)工藝和封裝優(yōu)化。

“通過創(chuàng)建半導(dǎo)體組裝線的虛擬表示，可以識(shí)別潛在的關(guān)注點(diǎn)并優(yōu)化控制策略，”Amkor的Kelly表示，“在物理原型甚至尚未創(chuàng)建之前，虛擬制造可以幫助公司評(píng)估設(shè)計(jì)更改對(duì)制造過程的影響。這不僅加快了產(chǎn)品開發(fā)周期，還減少了昂貴錯(cuò)誤的風(fēng)險(xiǎn)?！?/p>

及早識(shí)別潛在的瓶頸進(jìn)一步縮短了周期時(shí)間，并提升了整體效率。

結(jié)論

未來(lái)，設(shè)計(jì)師和封裝工程師團(tuán)隊(duì)將需要更加關(guān)注機(jī)械和熱學(xué)屬性?！靶碌姆庋b設(shè)計(jì)要求在堆疊過程中對(duì)機(jī)械和電氣公差進(jìn)行準(zhǔn)確分析，”Amkor工程與技術(shù)營(yíng)銷副總裁Curtis Zwenger表示，“隨著工藝能力的要求不斷提高，像CpK這樣的常見指標(biāo)也越來(lái)越重要。通過這種類型的建模，可以在工藝開發(fā)的早期識(shí)別這些關(guān)鍵交互，從而指導(dǎo)先進(jìn)工藝控制的投資，確保工藝能力得到保持?！?/p>

【近期會(huì)議】

10月30-31日，由寬禁帶半導(dǎo)體國(guó)家工程研究中心主辦的“化合物半導(dǎo)體先進(jìn)技術(shù)及應(yīng)用大會(huì)”將首次與大家在江蘇·常州相見，邀您齊聚常州新城希爾頓酒店，解耦產(chǎn)業(yè)鏈?zhǔn)袌?chǎng)布局！https://w.lwc.cn/s/uueAru

11月28-29日，“第二屆半導(dǎo)體先進(jìn)封測(cè)產(chǎn)業(yè)技術(shù)創(chuàng)新大會(huì)”將再次與各位相見于廈門，秉承“延續(xù)去年，創(chuàng)新今年”的思想，仍將由云天半導(dǎo)體與廈門大學(xué)聯(lián)合主辦，雅時(shí)國(guó)際商訊承辦，邀您齊聚廈門·海滄融信華邑酒店共探行業(yè)發(fā)展！誠(chéng)邀您報(bào)名參會(huì)：https://w.lwc.cn/s/n6FFne

聲明：本網(wǎng)站部分文章轉(zhuǎn)載自網(wǎng)絡(luò)，轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有，如有異議，請(qǐng)聯(lián)系我們修改或刪除。聯(lián)系郵箱：viviz@actintl.com.hk， 電話：0755-25988573

審核編輯 黃宇