來源：晶上世界

近日，三星電子宣布其先進(jìn)封裝（AVP）部門正潛心研發(fā)一項(xiàng)革命性技術(shù)——3.3D封裝，該技術(shù)整合了三星電子多項(xiàng)先進(jìn)異構(gòu)集成技術(shù)，能夠以更低成本替代昂貴的“硅中介層”，并預(yù)計(jì)于2026年第二季度量產(chǎn)。這一新技術(shù)概念的披露，預(yù)示著先進(jìn)封裝技術(shù)領(lǐng)域的市場競爭格局可能迎來新的變革。

高算力集成封裝技術(shù)智能時(shí)代戰(zhàn)略高地

在萬物智聯(lián)的新時(shí)代，國家間的競爭愈發(fā)聚焦于算力這一核心資源。算力不僅是支撐國家發(fā)展的堅(jiān)實(shí)基石，更是衡量一個(gè)國家綜合實(shí)力與競爭力的關(guān)鍵指標(biāo)。簡而言之，“算力即國力”已成為新時(shí)代的戰(zhàn)略命題。

圖1 Intel芯片算力發(fā)展趨勢

（圖源：華為、羅蘭貝格、國盛證券研究所）

面對日益增長的算力需求，傳統(tǒng)技術(shù)路線漸露疲態(tài)，系統(tǒng)層級的集成度提升成為破局的關(guān)鍵。正如建筑師追求建筑的高度與美感，科技界也在不斷探索如何將更多的計(jì)算單元巧妙地融入方寸之間，以實(shí)現(xiàn)算力的飛躍式提升。

晶上系統(tǒng)（System on Wafer,SoW）作為已知集成算力的最高形式，憑借前所未有的集成密度和卓越性能，成為了大算力領(lǐng)域的領(lǐng)航者。封裝技術(shù)作為實(shí)現(xiàn)高算力集成系統(tǒng)的重要技術(shù)，在追求算力最大化的征途上，并未陷入同質(zhì)化競爭的泥潭，而是在系統(tǒng)性能與成本雙輪驅(qū)動下，不斷涌現(xiàn)出創(chuàng)新成果。

圖2：先進(jìn)封裝技術(shù)的迭代

美國對封裝技術(shù)的認(rèn)知升級與布局深化

美國作為芯片科技的引領(lǐng)者，其對先進(jìn)封裝技術(shù)的認(rèn)知與理解正隨著算力時(shí)代的浪潮不斷演進(jìn)與深化。

在美國與歐洲、日本、韓國、中國臺灣聯(lián)合發(fā)布的國際半導(dǎo)體技術(shù)發(fā)展路線圖（ITRS）2021年版本的內(nèi)容中，圍繞封裝技術(shù)的發(fā)展指明了封裝互聯(lián)技術(shù)、封裝電設(shè)計(jì)技術(shù)、封裝熱設(shè)計(jì)技術(shù)、可靠性與安全技術(shù)、可制造性以及材料技術(shù)六大發(fā)展方向，雖已展現(xiàn)出對封裝技術(shù)多維度的重視，但發(fā)展重點(diǎn)主要聚焦于技術(shù)本身。

兩年后，這一認(rèn)識邊界已被大幅拓展。2023年10月，美國半導(dǎo)體工業(yè)協(xié)會（SIA）聯(lián)合半導(dǎo)體研究聯(lián)盟（SRC）發(fā)布《微電子和先進(jìn)封裝技術(shù)（MAPT）路線圖》，深化了對傳統(tǒng)封裝技術(shù)領(lǐng)域的理解，重新定義了先進(jìn)封裝技術(shù)的發(fā)展方向，開創(chuàng)性地引入了芯片封裝架構(gòu)協(xié)同設(shè)計(jì)、供電與散熱管理、封裝基板和性能、工藝建模與模型驗(yàn)證四大技術(shù)方向，標(biāo)志著先進(jìn)封裝正式成為對高算力集成起關(guān)鍵重要性作用的環(huán)節(jié)，其定制化、差異化屬性將伴隨后續(xù)高算力芯片的全生命周期。

圖3 MAPT中先進(jìn)封裝技術(shù)的布局方向

封鎖挑戰(zhàn)下的中國封裝技術(shù)破局策略

近十年來，美國在微電子領(lǐng)域竭力維持技術(shù)霸權(quán)，不斷升級對我國的技術(shù)封鎖，以保持壓倒性優(yōu)勢。為此，我國積極尋求在封裝技術(shù)領(lǐng)域的突破，以期在芯片工藝制程暫時(shí)落后的背景下，開辟出一條自主創(chuàng)新的道路。隨著Chiplet技術(shù)的崛起，我國緊跟技術(shù)發(fā)展潮流，在此基礎(chǔ)上深化技術(shù)布局，力圖通過封裝技術(shù)的革新，彌補(bǔ)制程上的不足，加速高算力集成系統(tǒng)的國產(chǎn)化進(jìn)程。

誠然，Chiplet與先進(jìn)封裝技術(shù)的融合，為我國技術(shù)升級提供了寶貴的助力，但是落后的制程意味著我們需要將更大面積的芯片集成于轉(zhuǎn)接板上，隨之而來的則是封裝難度的升級，包括熱管理、電氣設(shè)計(jì)、良率提升及成本控制在內(nèi)的多重挑戰(zhàn)接踵而至。

圖4 國內(nèi)高集成封裝技術(shù)面臨的技術(shù)挑戰(zhàn)

因此，Chiplet+先進(jìn)封裝技術(shù)僅可作為我國工藝受限情況下的重要戰(zhàn)略“保底方案”。我們還需構(gòu)建一套中國特色的晶上集成系統(tǒng)解決方案，精準(zhǔn)擊破高算力芯片封裝集成技術(shù)領(lǐng)域的“瓶頸”，實(shí)現(xiàn)從技術(shù)依賴到技術(shù)引領(lǐng)的跨越。

為此，我們應(yīng)將布局的重點(diǎn)聚焦于以下方向：

• 深化高算力芯粒異構(gòu)集成芯片封裝技術(shù)的研究與應(yīng)用：通過優(yōu)化芯粒間的互連與協(xié)同工作，提升整體系統(tǒng)的算力與效率；
• 構(gòu)建多物理場耦合仿真驗(yàn)證平臺：開發(fā)熱學(xué)、應(yīng)力分析、信號完整性（SI）、電源完整性（PI）及多物理場聯(lián)合仿真等綜合仿真工具鏈，全面模擬封裝過程中的復(fù)雜物理交互，確保封裝設(shè)計(jì)的精準(zhǔn)性與可靠性；
• 積極探索基于有機(jī)介質(zhì)的晶上系統(tǒng)（SoW）封裝技術(shù)：利用有機(jī)材料的獨(dú)特性質(zhì)，提升封裝的靈活性與可靠性。

【近期會議】

10月30-31日，由寬禁帶半導(dǎo)體國家工程研究中心主辦的“化合物半導(dǎo)體先進(jìn)技術(shù)及應(yīng)用大會”將首次與大家在江蘇·常州相見，邀您齊聚常州新城希爾頓酒店，解耦產(chǎn)業(yè)鏈?zhǔn)袌霾季郑ttps://w.lwc.cn/s/uueAru

11月28-29日，“第二屆半導(dǎo)體先進(jìn)封測產(chǎn)業(yè)技術(shù)創(chuàng)新大會”將再次與各位相見于廈門，秉承“延續(xù)去年，創(chuàng)新今年”的思想，仍將由云天半導(dǎo)體與廈門大學(xué)聯(lián)合主辦，雅時(shí)國際商訊承辦，邀您齊聚廈門·海滄融信華邑酒店共探行業(yè)發(fā)展！誠邀您報(bào)名參會：https://w.lwc.cn/s/n6FFne

聲明：本網(wǎng)站部分文章轉(zhuǎn)載自網(wǎng)絡(luò)，轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有，如有異議，請聯(lián)系我們修改或刪除。聯(lián)系郵箱：viviz@actintl.com.hk， 電話：0755-25988573

審核編輯 黃宇