導(dǎo)讀

對(duì)于數(shù)據(jù)處理速率與準(zhǔn)確度需求較高，且功能較多、信息交互復(fù)雜的應(yīng)用場(chǎng)景，往往需要時(shí)鐘芯片的存在，如通訊基站、交換機(jī)、數(shù)據(jù)中心服務(wù)器、汽車、工業(yè)控制等。今天給大家推薦一款國(guó)產(chǎn)時(shí)鐘芯片，可完全替代TI的LMK04828。

一、概述

該芯片是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，PLL2的14個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯設(shè)備。

SYSREF可以使用直流和交流耦合來(lái)提供，不僅限于JESD204B應(yīng)用。14個(gè)輸出均可單獨(dú)配置為傳統(tǒng)高性能時(shí)鐘系統(tǒng)輸出。

該芯片具有高性能與功耗平衡以及雙VCO，動(dòng)態(tài)數(shù)字延遲， 信號(hào)丟失保持特性，是提供靈活的高性能時(shí)鐘樹的理想選擇。

二、主要性能

1.支持JEDECJESD204B

2.超低RMS抖動(dòng)

76fs RMS Jitter (10kHz到20MHz) -162dBc/Hz@245.76 MHz

3.PLL2可提供多達(dá)14路差分時(shí)鐘

最多7個(gè)SYSREEF時(shí)鐘 時(shí)鐘最大輸出頻率3.1GHz 支持LVPECL,LVDS,HSDS,LVPECL等輸出接口

4.模式:雙PLL,單PLL,時(shí)鐘分布

5.PLL1提供一個(gè)VCXO/Crystal緩沖輸出，支持LVPECL,LVDS,2路LVCMOS等輸出接口

6.PLL1

3個(gè)備用的輸入時(shí)鐘

自動(dòng)或者人工切換模式

無(wú)中斷切換和LOS

集成低噪聲的晶體振蕩電路

具有輸入時(shí)鐘丟失的保持模式

7.PLL2

相位檢測(cè)速率:=<155MHz?

2路集成低噪聲VCO

8.占空比50%輸出分配為1到32整數(shù)分頻

9.23ps步進(jìn)模擬延遲，QFN-64封裝

10.工作溫度:-40°C到85°C，工作電壓:3.15V到3.45V

三、應(yīng)用場(chǎng)景

1. 無(wú)線基礎(chǔ)設(shè)施

2.數(shù)據(jù)交換時(shí)鐘

3.網(wǎng)絡(luò)，SONET/SDH,DSLAM

4. 醫(yī)療/視頻

5.測(cè)量

全芯時(shí)代致力于為企業(yè)提供從芯片選型到批量供應(yīng)的一站式服務(wù)，深耕汽車電子、工業(yè)自動(dòng)化、光伏儲(chǔ)能、通信等領(lǐng)域。累計(jì)服務(wù)終端企業(yè)超1000家，為客戶平均降本30%以上。