原型驗證是一種在FPGA平臺上驗證芯片設(shè)計的過程，通過在FPGA上實現(xiàn)芯片的設(shè)計原型，使得開發(fā)人員可以在硬件完成之前提前開始軟件開發(fā)和系統(tǒng)驗證。然而，如何快速確保在原型驗證平臺上開發(fā)的軟件能夠順利移植到最終芯片上，并完成"bring-up"（即系統(tǒng)啟動并正常運行），成為了開發(fā)團隊面臨的一個重要挑戰(zhàn)。

為了實現(xiàn)這一目標(biāo)，雖然原型驗證具備高性能，能夠快速模擬真實芯片的運行環(huán)境，但要進(jìn)一步滿足客戶對快速開發(fā)和驗證的需求，縮短開發(fā)周期，還必須依賴于靈活的子卡（Daughter Boards）、降速橋（Speed Bridge）方案、AXI協(xié)同仿真軟件以及優(yōu)化的I/O分割（Partition）設(shè)計。這些工具不僅為軟件開發(fā)提供了真實的數(shù)據(jù)交互環(huán)境，還顯著加快了軟硬件的bring-up過程。因此，在選擇商用原型驗證平臺時，資源的多樣性與靈活性成為提升驗證效率的關(guān)鍵因素。

1. 如何快速進(jìn)行原型設(shè)計？
在原型驗證過程中，"bring-up" 是一個關(guān)鍵階段，涉及一系列操作，從硬件配置、基本功能驗證到復(fù)雜系統(tǒng)的運行調(diào)試。這個過程不僅僅是硬件的連接和配置，還涉及到軟件的運行、設(shè)計加載、錯誤調(diào)試等多個步驟。最終的目標(biāo)是確保系統(tǒng)能夠在預(yù)期的條件下順利運行，從而為進(jìn)一步的功能測試和性能評估做好準(zhǔn)備。
快速完成“bring-up”依賴于多個關(guān)鍵因素：
首先，靈活的接口方案對于快速部署至關(guān)重要，能夠支持與外部真實設(shè)備的連接。子卡是原型系統(tǒng)與外部設(shè)備交互的核心組件，它們支持多種通信協(xié)議，如MIPI、DDR4、PCIe等，滿足多種應(yīng)用場景需求。通過靈活的子卡配置，開發(fā)團隊能夠根據(jù)項目需求，快速搭建符合真實使用環(huán)境的接口，加快系統(tǒng)驗證的進(jìn)程。
降速橋以及相應(yīng)的IP開發(fā)套件也是實現(xiàn)快速“bring-up”的關(guān)鍵。它能夠有效地協(xié)調(diào)高速與低速設(shè)備的通信，確保原型系統(tǒng)與外部設(shè)備之間的數(shù)據(jù)傳輸穩(wěn)定流暢。降速橋的接口方案通過高效的數(shù)據(jù)轉(zhuǎn)接機制，保證了系統(tǒng)與實際應(yīng)用環(huán)境之間的適配，并最大程度地提高了原型驗證系統(tǒng)的可靠性。
除了硬件支持外，AXI協(xié)同仿真軟件和參考設(shè)計也在快速部署中發(fā)揮了重要作用。AXI協(xié)同仿真軟件憑借其高效的數(shù)據(jù)傳輸和處理能力，幫助開發(fā)人員在接近真實芯片運行速度的環(huán)境中進(jìn)行仿真和驗證。而參考設(shè)計提供了經(jīng)過驗證的成熟解決方案，幫助開發(fā)團隊快速集成和驗證設(shè)計，從而減少從頭開發(fā)的時間和成本。這些工具和技術(shù)的結(jié)合，顯著提高了開發(fā)團隊的生產(chǎn)力，幫助他們在最短時間內(nèi)達(dá)到驗證目標(biāo)，并加速生成所需的波形數(shù)據(jù)（Fast Time to Waveform）。
此外，分割是大規(guī)模SoC設(shè)計中設(shè)計加載的核心挑戰(zhàn)之一。為了支持大規(guī)模設(shè)計，系統(tǒng)需要提供豐富的I/O接口以及高速SerDes接口，以實現(xiàn)分割后的互連和外設(shè)連接。
2. 芯神瞳Prodigy原型驗證

• 子卡：

子卡在原型系統(tǒng)與真實芯片環(huán)境之間提供了靈活的接口，能夠根據(jù)不同應(yīng)用需求進(jìn)行配置。子卡支持多種通信協(xié)議，滿足多媒體接口（如 MIPI）、SoC軟硬件協(xié)同（如 DDR4）、存儲（如 PCIe）和網(wǎng)絡(luò)接口等需求。這種靈活性確保了原型系統(tǒng)可以模擬真實使用環(huán)境的接口和帶寬要求，使得設(shè)計團隊能夠快速適配不同應(yīng)用場景，加速原型系統(tǒng)的部署。
當(dāng)前FPGA廠商提供的測試套件和內(nèi)部FPGA板在應(yīng)用上存在一定局限性。大多數(shù)評估板上的固定接口往往無法滿足SoC/ASIC原型驗證的需求，且難以在新項目中重復(fù)使用。這一限制同樣適用于許多自制的FPGA板。一些公司選擇自行開發(fā)（BYO）子卡接口，但這不僅增加了驗證接口正確性的難度，還可能在沒有現(xiàn)成子卡或設(shè)計的情況下，使快速部署變得十分困難，常常需要從頭設(shè)計或修改。這種開發(fā)成本和復(fù)用困難在激烈的市場競爭中往往會成為一大負(fù)擔(dān)。
思爾芯的芯神瞳 Prodigy 原型驗證解決方案為用戶提供了多種靈活的接口方案，包括豐富的外部子卡集合，涵蓋了多種模塊類別，包括 Arm 處理器接口模塊、嵌入式模塊、多媒體模塊等。這些模塊覆蓋了主流應(yīng)用領(lǐng)域，經(jīng)過市場驗證，用戶可以直接使用，避免了自行開發(fā)的復(fù)雜性和潛在風(fēng)險。
這些預(yù)先測試過的廣泛子卡集合幫助用戶減少開發(fā)風(fēng)險，能夠滿足當(dāng)前芯片接口的行業(yè)標(biāo)準(zhǔn)，例如 USB、HDMI、PCIe、以太網(wǎng)和 DDR。以 Prodigy 三通道 RGMII/GMII PHY 接口模塊為例，通過嚴(yán)格的設(shè)計流程，確保子卡能夠在超過125MHz的頻率下穩(wěn)定運行，支持千兆以太網(wǎng)的性能。自動檢測技術(shù)使全球團隊能夠遠(yuǎn)程識別并測試子卡，同時集成的 IO 電壓檢測功能可以防止由于輸入錯誤電壓而導(dǎo)致的硬件損壞。

• 降速橋：

降速橋方案與相關(guān)IP模塊能夠有效協(xié)調(diào)數(shù)據(jù)傳輸，確保原型系統(tǒng)能夠與低速外部設(shè)備進(jìn)行接口適配。通過靈活設(shè)計，降速橋IP支持高速傳輸協(xié)議的轉(zhuǎn)換，保證系統(tǒng)性能與實際應(yīng)用環(huán)境一致。
在大規(guī)模復(fù)雜SoC設(shè)計中，高速接口IP（如PCIe Gen3/Gen4）在FPGA原型驗證階段往往由于工藝限制只能運行在較低速度，無法直接連接實際外部接口。因此，需要相應(yīng)的高速接口降速橋方案進(jìn)行適配。降速橋IP通常有兩種形式：基于硬件的降速橋和基于軟核IP的降速橋。思爾芯都有相應(yīng)的解決方案。
此外，先進(jìn)的Memory控制器IP（如LPDDR4/5，HBM2E/3）的驗證在FPGA原型系統(tǒng)中也是一大挑戰(zhàn)。由于這些控制器IP標(biāo)準(zhǔn)較新，主流FPGA供應(yīng)商無法提供相應(yīng)的PHY解決方案，導(dǎo)致這些IP在FPGA原型驗證系統(tǒng)中無法正常運行，思爾芯便為此提供了相應(yīng)的解決方案。
例如，有客戶在設(shè)計中使用了LPDDR4 Memory控制器，但由于在原型驗證階段缺少基于FPGA的LPDDR4物理層IP，無法進(jìn)行驗證。通過采用思爾芯提供的基于DFI接口的Memory控制器IP適配方案，客戶將LPDDR4控制器的讀寫操作通過DFI接口成功轉(zhuǎn)接到FPGA廠商的DDR4 Memory控制器上，順利完成了LPDDR4控制器的驗證。

• 調(diào)試時的AXI協(xié)同仿真：

基于 FPGA 的原型系統(tǒng)在運行速度和精度上接近流片后的實際芯片，對于芯片的完整功能性確認(rèn)和早期軟件開發(fā)來說至關(guān)重要。然而，構(gòu)建一個符合標(biāo)準(zhǔn)的原型驗證系統(tǒng)，需要豐富的專業(yè)知識、大量資源以及額外的硬件環(huán)境和互聯(lián)技術(shù)方案支持。
思爾芯的芯神瞳協(xié)同仿真軟件 ProtoBridge 通過采用廣泛使用的 AXI-4 總線協(xié)議以及獨有的專利技術(shù)，實現(xiàn)了設(shè)計到 FPGA 原型驗證環(huán)境的連接。通過高吞吐量的數(shù)據(jù)通道，ProtoBridge 實現(xiàn)了 FPGA 與 PC 主機之間的快速數(shù)據(jù)交互。使用這些工具，開發(fā)團隊可以在接近真實芯片速度的環(huán)境中進(jìn)行早期的軟件調(diào)試和功能驗證，減少了芯片回片后的適配工作，顯著提升了設(shè)計移植的效率。

• 分割時的I/O優(yōu)化：

在原型驗證中，系統(tǒng)需要提供豐富的I/O接口和高速SerDes接口，以支持分割（partition）互連及外設(shè)子卡的連接，確保高效的數(shù)據(jù)傳輸與系統(tǒng)協(xié)同工作。然而，分割過程往往是一個復(fù)雜且反復(fù)的迭代過程，涉及設(shè)計映射到設(shè)備的多次判斷和調(diào)整，必須從RTL或軟件中的錯誤中篩選并糾正映射錯誤。
思爾芯的芯神瞳 Player Pro – CompileTime（PPro-CT）工具為此提供了一種高效解決方案。它通過圖形化界面逐步引導(dǎo)用戶完成所有編譯步驟，并支持Tcl腳本模式下的自動ECO流程執(zhí)行。尤其在I/O管腳分配方面，Player Pro 通過集成思爾芯子板I/O管腳對應(yīng)關(guān)系的庫文件，自動匹配到I/O連接器，顯著提升了效率并減少了人為錯誤的可能性。
傳統(tǒng)I/O布局的局限性極大地限制了驗證系統(tǒng)的規(guī)模。為突破這一瓶頸，新一代的PPro-CT 具有SerDes的TDM模式，使級聯(lián)規(guī)模至少提升1倍，打破了I/O數(shù)量的限制，從而使更大規(guī)模的原型系統(tǒng)驗證成為可能。通過這一優(yōu)化，開發(fā)團隊能夠更加靈活地處理復(fù)雜設(shè)計，并加速原型驗證進(jìn)程。

3. 寫在最后
總的來說，快速原型設(shè)計依賴于多個關(guān)鍵因素的協(xié)調(diào)與整合。子卡與外部接口的搭配與數(shù)據(jù)交互是系統(tǒng)驗證的基礎(chǔ)，降速橋IP則通過高效的轉(zhuǎn)接性能實現(xiàn)不同設(shè)備間的協(xié)同工作。調(diào)試方面，思爾芯的 ProtoBridge 軟件通過軟硬件協(xié)同，確保了設(shè)計能夠在接近真實芯片的環(huán)境中進(jìn)行調(diào)試與驗證。而在系統(tǒng)分割過程中，通過豐富的I/O接口和高速SerDes接口，保證了分割設(shè)計的有效互連與高效數(shù)據(jù)傳輸。這些要素的緊密配合，極大提升了系統(tǒng)的穩(wěn)定性與部署效率，使得快速原型驗證成為可能。
而思爾芯為用戶提供了多種靈活的接口方案，包括豐富的外部子卡集合、降速橋方案、調(diào)試時需要的AXI協(xié)同仿真軟件，以及分割時I/O優(yōu)化等，提供了超過90種不同子卡和配件，使得他們能夠更快速地搭建原型驗證環(huán)境并應(yīng)對不同的項目需求。這些預(yù)先測試過的，并久經(jīng)市場驗證的方案不僅幫助用戶減少開發(fā)風(fēng)險，還能顯著減少開發(fā)工程資源，加速芯片設(shè)計的驗證與優(yōu)化過程，從而在競爭激烈的市場中保持領(lǐng)先地位。