一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

GPGPU體系結(jié)構(gòu)優(yōu)化方向(1)

處理器與AI芯片 ? 來源:處理器與AI芯片 ? 2024-10-09 10:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

繼續(xù)上文GPGPU體系結(jié)構(gòu)優(yōu)化方向 [上],介紹提高并行度和優(yōu)化流水線的方向。

不同的workload因為存在不同的input size和對寄存器以及memory的需要,有時會導致只有少量的活躍thread block,這降低了執(zhí)行單元的利用率。因此可以通過同時運行多個workload,增加并行度來提高利用率。另一種方法則是利用scalar opportunity以及運行的warp之間的value similarity。

具體的子方向:

減少資源碎片化增加并行度

Unifying Primary Cache, Scratch and Register File Memory in a Throughput processor提出不同的workload對資源的需求不同,因此可以動態(tài)的對不同workload的資源進行劃分。

wKgaomcF5JOAaZHTAAEcjHYtep8333.png

Shared Memory Multiplexing: A Novel Way to ImproveGPGPU Throughput注意到在一個thread block內(nèi)的warp會在不同的時間點結(jié)束,此時,即使是較早完成的warp占用的資源也不會釋放,這導致了資源的低效利用,此時應(yīng)該可以launch新的warp。

他們將資源的低效利用劃分為temporal和spatial:

temporal低效是因為warp的不同時間結(jié)束導致的

spatial的低效則是因為沒有足夠的資源launch新的warp

他們提出了在資源不夠launch一個新的thread block時,只launch部分thread block的方法。GPU Multitaksing

多任務(wù)同時在GPU上執(zhí)行

可以有效的提高GPU的利用率。

有助于操作系統(tǒng)調(diào)用GPU時,對GPU的虛擬化以及在云上deploy GPU

Improving GPGPU Concurrency with Elastic Kernels將task不能夠進行并行化的原因分成了幾類:

Serialization due to Lack of Resources

Serialization due to Inter-stream Scheduling

Serialization due to Memory Transfers

Serialization in the CUDA API

Serialization in the Implementation

他們觀察到如果bfs只占用了部分資源,但是fft和cutcp占用了全部資源,那么即使bfs較晚進入queue中,也可以不按照fifo的調(diào)度順序,將bfs優(yōu)先調(diào)度,空置的資源同時執(zhí)行cutcp,這樣提高了并行度。

wKgZomcF5JeAZhCoAAAk1tfPH1Y192.jpg

此外,觀察到GPU的DMA只能在一個時間段內(nèi)進行拷貝到GPU和拷出GPU中的一種。如果下圖中的bfs等到數(shù)據(jù)的拷貝,但是此時lbm正在將數(shù)據(jù)拷出,會導致bfs的等待,因此可以將DMA的任務(wù)切片,提高并行度。

wKgaomcF5JeAY6qGAAAqiR68Wb4360.jpg

此外,Increasing GPU throughput using kernel interleaved thread block scheduling等也發(fā)現(xiàn)可以將memory intensive和compute intensive的workloads混合調(diào)度,這樣提高資源的利用效率。

在調(diào)度workloads時,也需要注意到workload的優(yōu)先級,如果優(yōu)先級較高的workload等待時間較長,那么應(yīng)當切換到優(yōu)先級高的workload。Enabling preemptive multiprogramming on GPUs提出了兩種搶占的方式,context swtiching和draning。

wKgZomcF5LeAKbKYAACvxOkV70U484.jpg

Chimera: Collaborative Preemptionfor Multitasking on a Shared GPU提出了被搶占的workload可以不需要保存上下文,直接放棄,在獲得資源后重新從頭開始執(zhí)行。

利用scalar and value similarity opprotunities

Characterizing Scalar Opportunities inGPGPU Applications提出了 scalar opportunity,即在各個threads中同時對相同的數(shù)據(jù)執(zhí)行相同的計算,也就得到相同的結(jié)果,寫回相同的值。AMD將這類計算單獨放在GPU core中的標量單元中進行計算。

“We define a scalar opportunity as a SIMD instructionoperating on the same data in all of its active threads. Atypical example of scalar opportunities is loading a constantvalue when each active thread loads the same value frommemory and then stores it in the corresponding component ofthe destination vector register. Finally those components storethe same value.”

基于這個的工作主要有幾類:

檢測方法:硬件或者軟件編譯器

執(zhí)行方法:單獨的標量單元或者單獨使用一個core計算

專門的寄存器或者和其他指令共用寄存器

取址譯碼執(zhí)行和其他指令的資源共享或者單獨設(shè)計

支持的指令類型

Improving execution pipeling

現(xiàn)代 GPU為了有效地共享資源,在 GPU 管道中插入了buffering和collisionavoidance stage,從而增加指令的讀后寫 (RAW) 延遲。通常大家認為GPU通過warp的調(diào)度可以隱藏RAW延遲,因而GPU沒有設(shè)計data forward networking。但是Exploiting GPUPeak-power and Performance Tradeoffs through Reduced Effective Pipeline Latency觀察到許多 GPGPU 應(yīng)用程序沒有足夠的活動線程來準備發(fā)出指令來隱藏這些 RAW 延遲。

因此他們使用most recent result forwarding(MORF)來實現(xiàn)data forwarding,同時相對于傳統(tǒng)的data forwarding,降低了功耗。

wKgaomcF5MCAEupeAACy72_5q1c355.jpg

Warped-Preexecution: A GPU Pre-execution Approachfor Improving Latency Hiding文章提出在warp的線程進入長期等待的idle狀態(tài)時,可以進入P-mode。在P-mode模式下,識別出程序中后續(xù)的不存在依賴關(guān)系的指令,先執(zhí)行后續(xù)的指令,也即實現(xiàn)了亂序執(zhí)行。

wKgZomcF5L-AaUFxAADzixioPS8150.jpg

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5434

    瀏覽量

    124574
  • gpu
    gpu
    +關(guān)注

    關(guān)注

    28

    文章

    4949

    瀏覽量

    131279
  • 流水線
    +關(guān)注

    關(guān)注

    0

    文章

    124

    瀏覽量

    26634
  • GPGPU
    +關(guān)注

    關(guān)注

    0

    文章

    30

    瀏覽量

    5129

原文標題:GPGPU體系結(jié)構(gòu)優(yōu)化方向 [中]

文章出處:【微信號:處理器與AI芯片,微信公眾號:處理器與AI芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ARM體系結(jié)構(gòu)和編程

    本帖最后由 eehome 于 2013-1-5 09:47 編輯 ARM體系結(jié)構(gòu)和編程
    發(fā)表于 12-04 03:35

    ARM嵌入式體系結(jié)構(gòu)與接口技術(shù).ARM SoC體系結(jié)構(gòu)(中文版)

    ARM嵌入式體系結(jié)構(gòu)與接口技術(shù).pdf{:1:}{:1:}{:1:}ARM SoC體系結(jié)構(gòu)(中文版).pd
    發(fā)表于 03-23 16:04

    ARM SOC體系結(jié)構(gòu)

    ARMSOC 體系結(jié)構(gòu)
    發(fā)表于 11-22 10:54

    嵌入式微處理器體系結(jié)構(gòu)

    目錄一、嵌入式微處理器體系結(jié)構(gòu)1、馮諾依曼體系結(jié)構(gòu)2、哈弗體系結(jié)構(gòu)二、嵌入式系統(tǒng)的硬件結(jié)構(gòu)1、嵌
    發(fā)表于 11-08 06:57

    Microarchitecture指令集體系結(jié)構(gòu)

    第二章 ARM微處理器概述與編程模型ARM體系結(jié)構(gòu)及其發(fā)展歷史處理器的體系結(jié)構(gòu)處理器微架構(gòu) Microarchitecture指令集體系結(jié)構(gòu) Architecture幾種常見的指令集X86Inter
    發(fā)表于 12-14 07:13

    Arm的DRTM體系結(jié)構(gòu)規(guī)范

    本規(guī)范定義了基于Arm A配置文件體系結(jié)構(gòu)的處理器的動態(tài)測量信任根(DRTM)體系結(jié)構(gòu)。本規(guī)范基于TCG D-RTM體系結(jié)構(gòu)[4]的概念,但作為一個獨立的獨立文檔發(fā)揮作用。它使用了TCG體系結(jié)
    發(fā)表于 08-08 07:45

    ARM體系結(jié)構(gòu)與編程

    ARM體系結(jié)構(gòu)與編程
    發(fā)表于 02-11 09:35 ?169次下載
    ARM<b class='flag-5'>體系結(jié)構(gòu)</b>與編程

    LTE體系結(jié)構(gòu)

    LTE體系結(jié)構(gòu) LTE體系結(jié)構(gòu)可以借助SAE 體系結(jié)構(gòu)來做詳細描述。在SAE 體系結(jié)構(gòu)中,RNC部分功能、GGSN、SGSN 節(jié)點將被融合為一個新的節(jié)點,
    發(fā)表于 06-16 13:09 ?1w次閱讀

    網(wǎng)絡(luò)體系結(jié)構(gòu),什么是網(wǎng)絡(luò)體系結(jié)構(gòu)

    網(wǎng)絡(luò)體系結(jié)構(gòu),什么是網(wǎng)絡(luò)體系結(jié)構(gòu) 通過通信信道和設(shè)備互連起來的多個不同地理位置的計算機系統(tǒng),要使其能協(xié)同工作實現(xiàn)信息交換和資源共享
    發(fā)表于 04-06 16:30 ?1907次閱讀

    ARM體系結(jié)構(gòu)與程序設(shè)計

    《ARM體系結(jié)構(gòu)與程序設(shè)計》是ARM體系結(jié)構(gòu)與程序設(shè)計的一本實用指導書籍,通過案例詳細介紹了ARM體系結(jié)構(gòu)與程序設(shè)計,案例中的程序都取自實際的項目,且對程序有詳細注解。
    發(fā)表于 10-27 16:37 ?2465次閱讀

    ARM體系結(jié)構(gòu)(1)PPT課件

    ARM體系結(jié)構(gòu)(1),有需要的朋友下來看看。
    發(fā)表于 01-08 14:46 ?0次下載

    XScale體系結(jié)構(gòu)及編譯優(yōu)化問題

    XScale是一款具有業(yè)界領(lǐng)先高性能特性的ARM兼容嵌入式微處理器構(gòu)架被應(yīng)用處理 能力要求很高的嵌入式應(yīng)用領(lǐng)域如PDA、高帶寬網(wǎng)絡(luò)交換等。本文分析了RISC、 ARM和XScale體系結(jié)構(gòu)的特點
    發(fā)表于 04-18 10:28 ?0次下載

    軟件體系結(jié)構(gòu)的分析

    軟件系統(tǒng)因具有節(jié)點眾多、節(jié)點間聯(lián)系復雜、隨時間演化、自組織臨界等特性可將其視為復雜系統(tǒng)。在軟件安全領(lǐng)域,對軟件體系結(jié)構(gòu)的分析一直是研究的重點。軟件體系結(jié)構(gòu)具有自身的脆性,這體現(xiàn)在軟件系統(tǒng)的運行過程
    發(fā)表于 11-24 10:34 ?15次下載
    軟件<b class='flag-5'>體系結(jié)構(gòu)</b>的分析

    基于DoDAF的衛(wèi)星應(yīng)用信息鏈體系結(jié)構(gòu)

    針對偵察衛(wèi)星應(yīng)用信息鏈體系結(jié)構(gòu)建模問題,提出了基于DoDAF (department of defense architect framework)的體系結(jié)構(gòu)描述方法和基于ABM (activity
    發(fā)表于 01-10 16:58 ?1次下載

    GPGPU體系結(jié)構(gòu)優(yōu)化方向(2)

    目前的GPU缺乏cache一致性,需要diable 線程private的L1 cache,或者采用基于軟件的bulk coherence決策(比如在同步點,flush掉所有的private L1 cache。
    的頭像 發(fā)表于 10-09 10:06 ?753次閱讀
    <b class='flag-5'>GPGPU</b><b class='flag-5'>體系結(jié)構(gòu)</b><b class='flag-5'>優(yōu)化</b><b class='flag-5'>方向</b>(2)