一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ASIC設(shè)計(jì)的潛在趨勢(shì)

電子工程師 ? 來(lái)源:網(wǎng)絡(luò)整理 ? 作者:佚名 ? 2018-06-05 14:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

過(guò)去十年來(lái),不同行業(yè)領(lǐng)域的眾多原裝置制造商(OEM)清楚表達(dá)了逐漸摒棄使用特定用途積體電路(ASIC)、反而在更大程度上依靠標(biāo)準(zhǔn)現(xiàn)成元件的意圖。背后的主要原因是這樣可讓他們壓低總成本,并縮減工程資源。然而,現(xiàn)實(shí)中這種情況幾乎沒(méi)有發(fā)生,因?yàn)檫^(guò)去三四年來(lái),許多這類(lèi)公司實(shí)質(zhì)上加強(qiáng)了他們的設(shè)計(jì)團(tuán)隊(duì),在其系統(tǒng)設(shè)計(jì)中繼續(xù)沿用明顯以ASIC為中心的路線,這樣他們可以在競(jìng)爭(zhēng)日趨激烈的市場(chǎng)維持與其競(jìng)爭(zhēng)對(duì)手最大程度的差異化。然而,ASIC領(lǐng)域正經(jīng)歷大幅變革,OEM必須相對(duì)地回應(yīng)此種變革。

在從事ASIC應(yīng)用時(shí)需要考慮多種因素,以確保集成ASIC的系統(tǒng)設(shè)計(jì)盡可能有效,同時(shí)將相關(guān)成本及開(kāi)發(fā)時(shí)間保持在最低限度,下文將就此點(diǎn)予以討論。

一般而言,任何ASIC應(yīng)用涉及到的關(guān)鍵參數(shù)不外乎性能、功率、晶片尺寸、單位成本、功能、非重復(fù)性工程(NRE)費(fèi)用及上市時(shí)間等問(wèn)題。設(shè)計(jì)中可以進(jìn)行多種不同的折衷取舍,以強(qiáng)化其中的某個(gè)或多個(gè)參數(shù)。但顯而易見(jiàn)的是,如果客戶(hù)希望看到ASIC某方面特性增強(qiáng),就會(huì)在其他特性方面作出犧牲。例如,在可攜式消費(fèi)類(lèi)設(shè)計(jì)中,將ASIC功率保持盡可能低被認(rèn)為極有好處,這樣能夠延長(zhǎng)終端產(chǎn)品的電池使用時(shí)間。此外,這類(lèi)設(shè)計(jì)中很可能也要顧及空間限制;如果要充分滿(mǎn)足這兩項(xiàng)需求,那么就必須在其他方面作出一些折衷,如設(shè)計(jì)能夠支持的功能的廣泛程度,或是ASIC的工作速度。

雖然程序邏輯已被用作標(biāo)準(zhǔn)單元技術(shù)的替代技術(shù),但實(shí)際上,分區(qū)程序邏輯快(FPGA)無(wú)法提供ASIC的功能。FPGA擁有對(duì)設(shè)計(jì)進(jìn)行修改的彈性,如在開(kāi)發(fā)過(guò)程中修改十,提供早期硬體原型能力、或是使用軟體開(kāi)發(fā)工具來(lái)修改以降低風(fēng)險(xiǎn),抑或在終端產(chǎn)品需要翻修的較晚階段來(lái)修改。但當(dāng)涉及到ASIC才具有的那種最佳化時(shí),F(xiàn)PGA就無(wú)法勝任了。如果工程師的設(shè)計(jì)基于任何FPGA系列,那么他們將會(huì)面臨FPGA系列中不同晶片尺寸、提供的查找表(LUTs)數(shù)量等因素的限制。使用ASIC時(shí),情況就完全不同了—系統(tǒng)設(shè)計(jì)人員實(shí)際上擁有一塊空白畫(huà)布。當(dāng)涉及到電路板空間利用、功率預(yù)算、工作速度等參數(shù)時(shí),ASIC就有更寬廣的余地了—所有必須作出的決策不過(guò)是這些參數(shù)中哪些擁有最高優(yōu)先順序。當(dāng)然,在許多案例中,系統(tǒng)設(shè)計(jì)希望它們同時(shí)都具有最高優(yōu)先順序,這就是為什么磋商諮詢(xún)至關(guān)重要。過(guò)去,在ASIC設(shè)計(jì)及應(yīng)用期間,系統(tǒng)設(shè)計(jì)人員與其他方面工作人員極少對(duì)話(huà)溝通。但隨著設(shè)計(jì)的程度更趨復(fù)雜、更嚴(yán)格的時(shí)間及成本約束,再加上涉及到的性能需求,表示這種缺乏對(duì)話(huà)的方式不再可取。在設(shè)計(jì)最初階段,相關(guān)各方之間就應(yīng)該進(jìn)行詳細(xì)討論;這可能包括制程技術(shù)選擇的討論,因?yàn)橹瞥碳夹g(shù)對(duì)ASIC開(kāi)發(fā)的范疇以及可能應(yīng)用的功能有極大影響。這表示客戶(hù)知悉能夠達(dá)到什么的結(jié)果,他們的期望也可以保持受到控制—因而專(zhuān)案可以根據(jù)日程來(lái)完成,而且可以避免耗費(fèi)不菲的設(shè)計(jì)返工(re-spin)。

在許多情況下,系統(tǒng)設(shè)計(jì)人員透過(guò)使用標(biāo)準(zhǔn)來(lái)定義系統(tǒng)互連,處理器子系統(tǒng)及外部介面的方式,因應(yīng)如今影響ASIC應(yīng)用的問(wèn)題。有些流行的處理器與子系統(tǒng)共用相同的互連匯流排—因而使代碼能從一個(gè)裝置移植到另一個(gè)裝置,相容帶有可驗(yàn)證標(biāo)準(zhǔn)(如PCI Express、乙太網(wǎng)或MIPI)的高速互連介面協(xié)定的智慧財(cái)產(chǎn)產(chǎn)權(quán)(IP)模組使系統(tǒng)設(shè)計(jì)人員能夠利用標(biāo)準(zhǔn)物理介面及控制器模組,且知道一旦ASIC投產(chǎn)后不會(huì)有相容性問(wèn)題。也有許多高頻寬記憶體介面標(biāo)準(zhǔn),以及可以在設(shè)計(jì)中充分利用的經(jīng)過(guò)矽片驗(yàn)證的介面。這些標(biāo)準(zhǔn)的應(yīng)用推動(dòng)了在ASIC設(shè)計(jì)中復(fù)用經(jīng)過(guò)驗(yàn)證的IP模組,因而降低可能在技術(shù)上或財(cái)務(wù)上出現(xiàn)妨礙專(zhuān)案的錯(cuò)誤之風(fēng)險(xiǎn)。在通常情況下,客戶(hù)會(huì)過(guò)高估他們對(duì)于ASIC設(shè)計(jì)的需求;他們會(huì)要求加入高性能處理器內(nèi)核(如ARM Cortex A系列及PowerPC 460)或高速串列介面(如USB 3.0),實(shí)際上若對(duì)規(guī)格的高期望稍稍降低時(shí),便能發(fā)現(xiàn)不僅是ASIC夠用,同時(shí)還能縮短開(kāi)發(fā)時(shí)間或降低高昂的NRE費(fèi)用。


當(dāng)今的系統(tǒng)架構(gòu)師及設(shè)計(jì)人員必須作出一些困難的抉擇;傳統(tǒng)想法是他們可以決定自己完成全部的應(yīng)用工作,并管理制造、封裝及測(cè)試流程,或是可以另行與小型設(shè)計(jì)公司或代工廠合作,以滿(mǎn)足他們的系統(tǒng)要求。雖然第二種方式表示他們可以省去部分相關(guān)事務(wù),但在現(xiàn)實(shí)中,系統(tǒng)設(shè)計(jì)人員仍需面臨監(jiān)督設(shè)計(jì)流程、以及封裝和測(cè)試的需求,因?yàn)檫@期間任何的差錯(cuò)都可能表示會(huì)浪費(fèi)投資。

對(duì)于OEM而言,在使用設(shè)計(jì)公司及代工廠組合、或嘗試使用內(nèi)部工程團(tuán)隊(duì)來(lái)承擔(dān)ASIC設(shè)計(jì)工作之外的另一選擇,就是與擁有成熟ASIC業(yè)務(wù)的半導(dǎo)體制造商/供應(yīng)商合作。雖然近年來(lái)經(jīng)營(yíng)此類(lèi)業(yè)務(wù)的半導(dǎo)體公司數(shù)量越來(lái)越有限,但仍有公司提供全面的ASIC應(yīng)用服務(wù)。沿著這條路線,OEM能夠運(yùn)用此制造商/供應(yīng)商采用不同制程來(lái)工作的經(jīng)驗(yàn),這樣可以選擇最適合的系列特定應(yīng)用要求,并知悉什么樣的特別IP模組可以理想的被組合運(yùn)用,從而提升系統(tǒng)總體性能。例如,對(duì)于此前的設(shè)計(jì)專(zhuān)案而言,可能已經(jīng)弄清在使用某種制程技術(shù)為ASIC設(shè)計(jì)增加互連功能時(shí),某些媒體存取控制器(MAC)和實(shí)體層(PHY) IP模組系列非常有效。此外,雖然ASIC擁有比其他可選IC方案更高程度的應(yīng)用安全性,但業(yè)界越來(lái)越為仿冒產(chǎn)品感到焦慮。因此,至關(guān)重要的是OEM明瞭這可能會(huì)帶來(lái)的商業(yè)影響,這就增強(qiáng)了他們聯(lián)絡(luò)能夠防免此類(lèi)問(wèn)題的公司的動(dòng)力。

跟商業(yè)及技術(shù)相關(guān)的種種壓力,已經(jīng)驅(qū)使OEM在進(jìn)行使用ASIC的新系統(tǒng)設(shè)計(jì)時(shí),大幅變更他們采取的策略。安森美半導(dǎo)體積極因應(yīng)ASIC市場(chǎng)的變化,使用從自有晶圓廠及相關(guān)代工合作夥伴晶圓廠的多種先進(jìn)技術(shù),為客戶(hù)提供ASIC應(yīng)用服務(wù)及半導(dǎo)體制造專(zhuān)業(yè)知識(shí)和技術(shù)。安森美半導(dǎo)體還能使客戶(hù)接觸到其技術(shù)精進(jìn)的IP專(zhuān)家,這樣系統(tǒng)設(shè)計(jì)人員在處理性能、功率、成本及功能等的折衷時(shí),便能作出最明智的決策,這表示他們的系統(tǒng)針對(duì)意欲執(zhí)行的特別任務(wù)進(jìn)行了充分最佳化。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1245

    瀏覽量

    122311
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AI推理帶火的ASIC,開(kāi)發(fā)成敗在此一舉!

    電子發(fā)燒友網(wǎng)報(bào)道(文/梁浩斌)去年年底,多家大廠爆出開(kāi)發(fā)數(shù)據(jù)中心ASIC芯片的消息,包括傳聞蘋(píng)果與博通合作開(kāi)發(fā)面向AI推理的ASIC,亞馬遜也在年底公布了其AI?ASIC的應(yīng)用實(shí)例,展示出AS
    的頭像 發(fā)表于 03-03 00:13 ?3224次閱讀
    AI推理帶火的<b class='flag-5'>ASIC</b>,開(kāi)發(fā)成敗在此一舉!

    CPLD 與 ASIC 的比較

    在數(shù)字電子領(lǐng)域,CPLD和ASIC是兩種廣泛使用的集成電路技術(shù)。它們各自有著獨(dú)特的優(yōu)勢(shì)和局限性,適用于不同的應(yīng)用場(chǎng)景。 1. 定義與基本原理 1.1 CPLD(復(fù)雜可編程邏輯器件) CPLD是一種
    的頭像 發(fā)表于 01-23 10:04 ?700次閱讀

    ASIC和GPU的原理和優(yōu)勢(shì)

    ? 本文介紹了ASIC和GPU兩種能夠用于AI計(jì)算的半導(dǎo)體芯片各自的原理和優(yōu)勢(shì)。 ASIC和GPU是什么 ASIC和GPU,都是用于計(jì)算功能的半導(dǎo)體芯片。因?yàn)槎伎梢杂糜贏I計(jì)算,所以也被稱(chēng)為“AI
    的頭像 發(fā)表于 01-06 13:58 ?1659次閱讀
    <b class='flag-5'>ASIC</b>和GPU的原理和優(yōu)勢(shì)

    Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧

    Verilog與ASIC設(shè)計(jì)的關(guān)系 Verilog作為一種硬件描述語(yǔ)言(HDL),在ASIC設(shè)計(jì)中扮演著至關(guān)重要的角色。ASIC(Application Specific Integrated
    的頭像 發(fā)表于 12-17 09:52 ?1014次閱讀

    FPGA與ASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGA與ASIC的區(qū)別 FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和ASIC(專(zhuān)用集成電路)是兩種不同的集成電路技術(shù),它們?cè)诙鄠€(gè)方面存在顯著的區(qū)別: FPGA ASIC 基本定義 由通用的邏輯單元組成,可以通過(guò)
    的頭像 發(fā)表于 12-02 09:51 ?1014次閱讀

    ASIC集成電路在人工智能中的應(yīng)用

    ASIC(Application-Specific Integrated Circuit)集成電路在人工智能領(lǐng)域的應(yīng)用日益廣泛,其專(zhuān)為特定應(yīng)用而設(shè)計(jì)的特點(diǎn)使得它在處理人工智能任務(wù)時(shí)能夠展現(xiàn)出卓越
    的頭像 發(fā)表于 11-20 16:03 ?2053次閱讀

    ASIC集成電路如何提高系統(tǒng)效率

    在現(xiàn)代電子系統(tǒng)中,效率和性能是衡量一個(gè)系統(tǒng)優(yōu)劣的關(guān)鍵指標(biāo)。隨著技術(shù)的發(fā)展,ASIC集成電路因其高度定制化和優(yōu)化的特性,在提高系統(tǒng)效率方面發(fā)揮著越來(lái)越重要的作用。 ASIC的定義和特點(diǎn) ASIC是一種
    的頭像 發(fā)表于 11-20 15:57 ?940次閱讀

    ASIC集成電路與通用芯片的比較

    ASIC集成電路與通用芯片在多個(gè)方面存在顯著差異。以下是對(duì)這兩者的比較: 一、定義與用途 ASIC集成電路 :ASIC(Application-Specific Integrated Circuit
    的頭像 發(fā)表于 11-20 15:56 ?1987次閱讀

    ASIC集成電路在物聯(lián)網(wǎng)中的應(yīng)用

    隨著物聯(lián)網(wǎng)(IoT)技術(shù)的快速發(fā)展,ASIC(Application-Specific Integrated Circuit,特定應(yīng)用集成電路)在其中扮演著越來(lái)越重要的角色。 1. 物聯(lián)網(wǎng)技術(shù)概述
    的頭像 發(fā)表于 11-20 15:53 ?1255次閱讀

    ASIC集成電路應(yīng)用領(lǐng)域 ASIC集成電路的優(yōu)缺點(diǎn)分析

    隨著電子技術(shù)的發(fā)展,集成電路(IC)在各個(gè)領(lǐng)域扮演著越來(lái)越重要的角色。ASIC集成電路作為其中一種特殊類(lèi)型的集成電路,因其高度定制化的特點(diǎn),在特定應(yīng)用中展現(xiàn)出獨(dú)特的優(yōu)勢(shì)。 一、ASIC集成電路
    的頭像 發(fā)表于 11-20 15:04 ?3857次閱讀

    億鑄科技榮登中國(guó)潛在獨(dú)角獸企業(yè)榜單

    在近日舉辦的“2024中國(guó)潛在獨(dú)角獸企業(yè)發(fā)展大會(huì)”上,長(zhǎng)城戰(zhàn)略咨詢(xún)隆重發(fā)布了《GEI中國(guó)潛在獨(dú)角獸企業(yè)研究報(bào)告2024》,深度剖析了中國(guó)潛在獨(dú)角獸企業(yè)的最新發(fā)展動(dòng)態(tài)。該報(bào)告連續(xù)第五年發(fā)布,億鑄科技榮譽(yù)入選《中國(guó)
    的頭像 發(fā)表于 11-18 10:12 ?1061次閱讀

    主線科技榮登中國(guó)潛在獨(dú)角獸企業(yè)榜單

    日前,長(zhǎng)城咨詢(xún)重磅發(fā)布2024年GEI中國(guó)潛在獨(dú)角獸企業(yè)榜單及研究報(bào)告。主線科技憑借卓越的技術(shù)硬實(shí)力、前瞻性的市場(chǎng)布局以及持續(xù)的創(chuàng)新活力,從眾多競(jìng)爭(zhēng)者中脫穎而出,榮獲“潛在獨(dú)角獸”稱(chēng)號(hào)。中國(guó)潛在
    的頭像 發(fā)表于 11-12 17:17 ?1068次閱讀

    FPGA和ASIC在大模型推理加速中的應(yīng)用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGA和ASIC進(jìn)行推理加速的研究也越來(lái)越多,從目前的市場(chǎng)來(lái)說(shuō),有些公司已經(jīng)有了專(zhuān)門(mén)做推理的ASIC,像Groq的LPU,專(zhuān)門(mén)針對(duì)大語(yǔ)言模型的推理做了優(yōu)化,因此相比GPU這種通過(guò)計(jì)算平臺(tái),功耗更低、延遲更小,但應(yīng)用場(chǎng)景比較單一,在圖像/視頻方
    的頭像 發(fā)表于 10-29 14:12 ?1933次閱讀
    FPGA和<b class='flag-5'>ASIC</b>在大模型推理加速中的應(yīng)用

    FPGA與ASIC的優(yōu)缺點(diǎn)比較

    FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)與ASIC(專(zhuān)用集成電路)是兩種不同的硬件實(shí)現(xiàn)方式,各自具有獨(dú)特的優(yōu)缺點(diǎn)。以下是對(duì)兩者優(yōu)缺點(diǎn)的比較: FPGA的優(yōu)點(diǎn) 可編程性強(qiáng) :FPGA具有高度的可編程性,可以靈活
    的頭像 發(fā)表于 10-25 09:24 ?1687次閱讀

    卡座連接器的發(fā)展趨勢(shì)分析

    卡座連接器作為電子元件中的重要組成部分,其發(fā)展趨勢(shì)與電子產(chǎn)品的技術(shù)進(jìn)步密切相關(guān)??ㄗB接器的使用范圍不斷擴(kuò)大,其設(shè)計(jì)和性能也在不斷優(yōu)化。本文將深入探討卡座連接器在未來(lái)發(fā)展中的趨勢(shì)及其潛在影響。
    的頭像 發(fā)表于 10-08 12:42 ?705次閱讀
    卡座連接器的發(fā)展<b class='flag-5'>趨勢(shì)</b>分析