產(chǎn)品簡述

MS5541/MS5542 是一款單通道、16 位、串行輸入、電壓

輸出的數(shù)模轉(zhuǎn)換器，采用 2.7V 至 5.5V 單電源供電，輸出范圍

為 0V 至 VREF。在輸出范圍內(nèi)保證單調(diào)性，在溫度范圍為-40°C

至+85°C 能夠提供 1LSB INL 的 14 位精度。MS5541/MS5542 提

供無緩沖輸出，低建立時(shí)間、低功耗和低失調(diào)誤差等特性。并

且具有低噪聲性能和低毛刺，適合多種終端系統(tǒng)使用。

MS5542 能夠工作在雙極性模式，產(chǎn)生±VREF的輸出擺幅。

具有用于基準(zhǔn)電壓與模擬接地引腳的開爾文檢測連接，以減少

布局敏感度。

主要特點(diǎn)

?有效精度 14 位

?3V 和 5V 單電源

?低功耗：0.825mW

?建立時(shí)間：1.2μs

?無緩沖電壓輸出能夠直接驅(qū)動(dòng) 60kΩ 負(fù)載

?低毛刺：1.1nV-s

?兼容 SPI/QSPI/MICROWIRE 和 DSP 接口標(biāo)準(zhǔn)

應(yīng)用

?精密源測量儀器

?自動(dòng)測試設(shè)備

?數(shù)據(jù)采集系統(tǒng)

?工藝過程控制

產(chǎn)品規(guī)格分類

管腳圖

管腳說明

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

內(nèi)部框圖

極限參數(shù)

芯片使用中，任何超過極限參數(shù)的應(yīng)用方式會對器件造成永久的損壞，芯片長時(shí)間處于極限工作

狀態(tài)可能會影響器件的可靠性。極限參數(shù)只是由一系列極端測試得出，并不代表芯片可以正常工作在

此極限條件下。DGND=AGND=0V，所有的電壓值都是相對于 0V。

注 1：工作環(huán)境溫度，以及存儲溫度的項(xiàng)目以外，所有溫度為 TA= 25°C。

推薦工作條件

工作電源電壓范圍

電氣參數(shù)

VDD=2.7V ? 5.5V，VREF=2V ? VDD，AGND=DGND=0V，TA=TMIN? TMAX。

注意：沒有特別規(guī)定，環(huán)境溫度為 TA= 25°C ±2°C。

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

時(shí)鐘特性

在沒有特別注明下：VDD=2.7V ? 5.5V?10%，VREF=2.048V，VINH= VDD的 90%，VINL= VDD的 10%，AGND=DGND=0V， -40°C < TA<+85°C。

典型特性曲線

工作原理

MS5541/MS5542 是一款單通道、16 位、串行輸入、電壓輸出 DAC。工作電壓范圍是 2.7 V 至 5.5

V，采用 5 V 電源時(shí)的典型功耗為 165μA。數(shù)據(jù)通過三線或四線式串行接口，以 16 位字格式寫入該器

件。為確保處于已知上電狀態(tài)，該器件設(shè)計(jì)具有上電復(fù)位功能。MS5541 單極性模式下，輸出為 0V，

在雙極性模式下的 MS5542 輸出為-VREF。MS5542 具有開爾文檢測連接的參考電壓和模擬地。

數(shù)模轉(zhuǎn)換部分

DAC 架構(gòu)包含兩個(gè)匹配的 DAC 部分。圖 7 所示為簡化電路圖。MS5541/MS5542 采用分段式 DAC

架構(gòu)。16 位數(shù)據(jù)中的高 4 位通過解碼后，可驅(qū)動(dòng) E1 到 E15 的 15 個(gè)開關(guān)。每個(gè)開關(guān)都將 15 個(gè)匹配電

阻中的一個(gè)連接到 AGND 或 VREF。16 位數(shù)據(jù)中的其余 12 位驅(qū)動(dòng)電壓模式 R-2R 梯形網(wǎng)絡(luò)的 S0 至 S11 開

關(guān)。

串行接口

MS5541/MS5542 由多功能三線或四線式串行接口控制，能夠以最高 20MHz 的時(shí)鐘速率工作，并

與 SPI、QSPI、MICROWIRE 和 DSP 接口標(biāo)準(zhǔn)兼容。時(shí)序圖見圖 4 所示。除 16 位 DAC 寄存器外，

MS5541/MS5542 還有一個(gè)獨(dú)立的串行輸入寄存器，新數(shù)據(jù)值可以預(yù)載到該串行輸入寄存器中，而不會

干擾現(xiàn)有 DAC 輸出電壓。

輸入數(shù)據(jù)由片選輸入 CS 使能幀傳輸。 CS 上發(fā)生高低躍遷之后，數(shù)據(jù)在串行時(shí)鐘 SCLK 的上升沿同

步移入，并鎖存在串行輸入寄存器中。16 個(gè)數(shù)據(jù)位全部載入串行輸入寄存器之后， CS 上發(fā)生低高躍

遷，如果 LDAC 處于低電平，則將移位寄存器的內(nèi)容傳輸至 DAC 寄存器。如果 LDAC 此時(shí)處于高電平，

則 CS 上的低高躍遷只會將該內(nèi)容傳輸至串行輸入寄存器。新值完全載入串行輸入寄存器之后，可以

通過選通引腳，將其異步傳輸?shù)?DAC 寄存器。數(shù)據(jù)以 16 位字形式載入，MSB 優(yōu)先。只能 CS 處于低電

平時(shí)，將數(shù)據(jù)載入器件。

單極性輸出結(jié)構(gòu)

該DAC能夠驅(qū)動(dòng) 60K?的無緩沖負(fù)載。無緩沖操作導(dǎo)致電源電流（典型值 300μA）和失調(diào)誤差都

很低。MS5541 的單極性輸出擺幅為 0V 至 VREF。圖 8 所示為一個(gè)典型的單極性輸出電壓電路。該示例

使用了 2.5V 基準(zhǔn)和低失調(diào)、零漂移基準(zhǔn)電壓緩沖器 MS8629。

雙極性輸出結(jié)構(gòu)

對于外圍所連接的運(yùn)算放大器，MS5542 能夠提供雙極性輸出，典型的電路結(jié)構(gòu)如下圖 9 所示。

其中，典型值為 28k?的 RINV和 RFB作為反饋電阻連接到運(yùn)放的輸入和輸出端，實(shí)現(xiàn)雙極性輸出。

典型應(yīng)用

布局指南

在任何注重精度的電路中，精心考慮電源和接地回路布局有助于確保達(dá)到規(guī)定的性能。安裝

MS5541/MS5542 所用的印刷電路板(PCB)應(yīng)采用模擬部分與數(shù)字部分分離設(shè)計(jì)，并限制在電路板的一定

區(qū)域內(nèi)。如果 MS5541/MS5542 所在系統(tǒng)有多個(gè)器件要求模擬地-數(shù)字地連接，則只能在一個(gè)點(diǎn)上進(jìn)行

連接。星形接地點(diǎn)盡可能靠近該器件。MS5541/MS5542 應(yīng)當(dāng)具有足夠大的 10μF 電源旁路電容，與每

個(gè)電源上的 0.1μF 電容并聯(lián)，并且盡可能靠近封裝，最好是正對著該器件。10μF 電容為鉭珠型電容。

0.1μF 電容應(yīng)具有低有效串聯(lián)電阻(ESR)和低有效串聯(lián)電感(ESI)，如高頻時(shí)提供低阻抗接地路徑的普通陶

瓷型電容，以便處理內(nèi)部邏輯開關(guān)所引起的瞬態(tài)電流。

光耦合器電路

MS5541/MS5542 是施密特觸發(fā)的數(shù)字輸入，使得它們可以接收緩慢的數(shù)字傳輸。這些適合在工業(yè)

中應(yīng)用，其中可能需要通過光耦合器將 DAC 與控制器隔離，下圖 10 所示光耦合器隔離電路結(jié)構(gòu)。

多通道譯碼電路

MS5541/MS5542 具有片選引腳 CS ，能夠選擇一個(gè)或者多個(gè) DAC 一起工作。所有芯片接收相同的

時(shí)鐘串和數(shù)據(jù)串，但是在一個(gè)時(shí)間上只能有一個(gè)芯片接收 CS 信號。DAC 的地址由譯碼器決定。在數(shù)字

通路上存在數(shù)字饋通現(xiàn)象，使用突發(fā)時(shí)鐘能夠?qū)?shù)字饋通對模擬信號通道的影響降至最低。典型電路

結(jié)構(gòu)如圖 11 所示。

封裝外形圖

SOP8

——愛研究芯片的小王


審核編輯 黃宇