2014年4月23號，北京——Altera公司 (Nasdaq: ALTR) 今天宣布在FPGA浮點DSP性能方面實現(xiàn)了變革。Altera是第一家在FPGA中集成硬核IEEE 754兼容浮點運算功能的可編程邏輯公司，前所未有的提高了DSP性能、設計人員的效能和邏輯效率。硬核浮點DSP模塊集成在正在發(fā)售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和SoC中。集成硬核浮點DSP模塊結合先進的高級工具流程，客戶可以使用Altera的FPGA和SoC來滿足越來越高的大計算量應用需求，例如高性能計算 (HPC)、雷達、科學和醫(yī)療成像等。
含在Arria 10和Stratix 10器件中的硬核單精度浮點DSP模塊基于Altera創(chuàng)新的精度可調(diào)DSP體系結構。傳統(tǒng)的方法使用定點乘法器和FPGA邏輯來實現(xiàn)浮點功能，而Altera的硬核浮點DSP與此不同，幾乎不使用現(xiàn)有FPGA浮點計算所需要的邏輯資源，從而提高了資源效率。這一革命性的技術支持Altera在Arria 10器件中實現(xiàn)1.5 TeraFLOP (每秒浮點運算次數(shù))的DSP性能，而在Stratix 10器件中DSP性能則高達10 TeraFLOP。DSP設計人員可以選擇定點或者浮點模式，浮點模塊與現(xiàn)有設計后向兼容。
Altera 公司軟件、IP及DSP市場總監(jiān)Alex Grbic評論說：“在我們的器件中實現(xiàn)IEEE 754兼容浮點DSP模塊的確在FPGA上實現(xiàn)了變革。采用硬核浮點功能，Altera FPGA和SoC的性能和功耗效率比在更多的應用上優(yōu)于微處理器和GPU。”
FPGA的每瓦性能最高
FPGA具有精細粒度的密集流水線體系結構，因此非常適合用作高性能計算加速器。器件包含了硬核浮點DSP模塊，因此客戶可以使用Altera FPGA來解決大數(shù)據(jù)分析、石油和天然氣行業(yè)的地震建模，以及金融仿真等世界上最復雜的HPC問題。在這些以及很多其他大計算量應用中，與DSP、CPU和GPU相比，F(xiàn)PGA的每瓦性能是最高的。
節(jié)省了數(shù)月的開發(fā)時間
在Altera FPGA和SoC中集成硬核浮點DSP模塊能夠縮短近12個月的開發(fā)時間。設計人員可以將其DSP設計直接轉(zhuǎn)譯成浮點硬件，而不是轉(zhuǎn)換為定點。結果，大幅度縮短了時序收斂和驗證時間。Altera還提供多種工具流程，幫助硬件設計人員、基于模型的設計人員以及軟件編程人員在器件中輕松實現(xiàn)高性能浮點DSP模塊。
?DSP Builder高級模塊庫提供了基于模型的設計流程，設計人員使用業(yè)界標準MathWorks Simulink工具在幾分鐘內(nèi)就可以完成系統(tǒng)定義和仿真，直至系統(tǒng)實現(xiàn)。
?對于軟件編程人員，Altera在FPGA編程中率先使用了OpenCL，并面向FPGA提供基于C語言的通用高級設計流程。Arria 10 FPGA浮點DSP模塊結合使用方便的開發(fā)流程，為軟件編程人員提供了硬件直接轉(zhuǎn)譯方法，幫助他們縮短了開發(fā)和驗證時間。
Arria 10 FPGA和SoC詳細信息
基于TSMC 20SoC工藝技術，Arria 10 FPGA和SoC在單個管芯中實現(xiàn)了業(yè)界容量最大、性能最好的DSP資源。應用專利冗余技術，Altera開發(fā)了含有1百15萬邏輯單元(LE)的業(yè)界密度最大的20 nm FPGA管芯。Arria 10器件性能比最快的28 nm高端FPGA高出15%，功耗比以前的28 nm Arria系列低40%。
20 nm Arria 10器件是業(yè)界唯一具有硬核浮點DSP模塊的FPGA，也是在FPGA架構中嵌入了硬核ARM? Cortex?-A9處理器系統(tǒng)的唯一20 nm SoC。器件帶寬比前一代高4倍，還具有很多其他針對高性能應用進行了優(yōu)化的特性。Arria 10器件特性包括：
?芯片至芯片/芯片至模塊接口速率高達28.3 Gbps的串行收發(fā)器
?支持17.4 Gbps的背板
?單個器件中含有96個收發(fā)器通道
?雙核ARM Cortex-A9處理器系統(tǒng)
?硬核浮點DSP模塊
?支持下一代存儲器，包括業(yè)界速率最高的2666 Mbps DDR4，支持高速串行存儲器的混合立方存儲器互操作功能。

供貨信息
現(xiàn)在可以提供具有硬核浮點DSP模塊的Altera 20 nm Arria 10 FPGA。將于2014年下半年提供面向Arria 10器件中硬核浮點DSP模塊的浮點設計流程，包括了演示和基準測試?？蛻衄F(xiàn)在可以采用Arria 10 FPGA開始設計，軟件實現(xiàn)浮點，提供設計流程支持后，無縫移植到硬核浮點實現(xiàn)。