電源抑制能力

原理

電源抑制（Power Supply Rejection）能力是SoC系統(tǒng)中電源模塊很重要的指標(biāo)，在當(dāng)今數(shù)字和模擬電路高度集成的趨勢(shì)下，一個(gè)能提供穩(wěn)定輸出電壓的系統(tǒng)模塊顯得尤為重要，而這個(gè)模塊又很容易受到供電電源的噪聲和紋波影響，電源抑制能力描述的就是對(duì)這一類(lèi)影響的抑制能力。

實(shí)際電路搭建

LDO理論電路

使用巨霖PowerExpert軟件可以搭建一個(gè)LDO的器件結(jié)構(gòu)示意圖：

上圖中的放大器作為誤差放大器，電壓從放大器輸出經(jīng)過(guò)一個(gè)PMOS，為電阻R_1和R_2提供電流，實(shí)現(xiàn)分壓。假設(shè)該誤差放大器跨導(dǎo)為，小信號(hào)等效電阻為，輸出電阻為。為了保證靜態(tài)功耗低，R_1和R_2取值應(yīng)保證。上述電路圖是一個(gè)LDO的結(jié)構(gòu)模型，展示了LDO的基本原理，下面分析輸入電壓紋波對(duì)輸出電壓的影響。

PSR分析電路

LDO在分析PSR時(shí)的等效電路可以看成，PMOS的輸出電阻與總電路的輸出電阻的串聯(lián)，總電路輸出電阻等于輸出端開(kāi)環(huán)等效電阻與閉環(huán)反饋電阻的并聯(lián)，開(kāi)環(huán)輸出電阻為，閉環(huán)反饋電阻為是電路的環(huán)路增益，等效電路如下：

PSR可以看做是上圖中VDD與Vout的電壓比值，即。

在電路實(shí)際工作在不同頻率下PSR的值也會(huì)不同，在低頻階段，高環(huán)路增益導(dǎo)致電流絕大部分流向，又由于，所以這也是理想情況；在頻率升高至放大器帶寬以上時(shí)，放大器的開(kāi)環(huán)增益下降，這導(dǎo)致增大，PSR變差。開(kāi)環(huán)增益需乘上衰減因子，表示放大器的帶寬，當(dāng)頻率增加到單位增益頻率（Unit Gain Frequency，簡(jiǎn)稱(chēng)UGF）時(shí)，放大器增益為1，反饋環(huán)路消失，失效；當(dāng)頻率繼續(xù)增加，電容的等效阻抗繼續(xù)減小，從而對(duì)的分流程度繼續(xù)增大，輸出端的交流分量減小，VDD的交流分量不變。在頻率增加過(guò)程中PSR的表達(dá)式變化如下：

仿真驗(yàn)證

在巨霖PowerExpert中搭建LDO的PSR分析電路并進(jìn)行AC仿真，仿真電路和結(jié)果如下：

由仿真結(jié)果可見(jiàn)，該電路的PSR變化趨勢(shì)符合上述分析。

PSR優(yōu)化

通過(guò)上述對(duì) LDO 電路的電源抑制比 PSR 進(jìn)行了分析量化，在實(shí)際設(shè)計(jì)過(guò)程中有很多種優(yōu)化放置，篇幅問(wèn)題本文僅簡(jiǎn)單提出三種，不做仿真和驗(yàn)證。最直接方式是增加輸出電容減小噪聲，從而提高PSR，但是這會(huì)增大器件的版圖面積，增加成本；還可以減小 LDO 的負(fù)載，電路對(duì)電源噪聲敏感度降低，但會(huì)導(dǎo)致高功耗，影響使用壽命；還可以采用高PSR 基準(zhǔn)源，使供電電源更穩(wěn)定，電源噪聲對(duì)輸出更少影響，但電路結(jié)構(gòu)變得更加復(fù)雜，還引入了新噪聲源。綜上所述，以上這些方式都有各自優(yōu)點(diǎn)與缺點(diǎn)，在實(shí)際設(shè)計(jì)中需要考慮各種因素，選擇適合的優(yōu)化方式，再使用仿真軟件驗(yàn)證，巨霖的PowerExpert作為電路仿真軟件，具有精度高，收斂性好，器件庫(kù)豐富等優(yōu)勢(shì)，可以在實(shí)際電路設(shè)計(jì)中精準(zhǔn)仿真電路，成為工程師們?cè)O(shè)計(jì)環(huán)節(jié)的有力助手。

歡迎從官網(wǎng)申請(qǐng)?jiān)囉梦覀兊能浖?，過(guò)程中的任何疑問(wèn)可聯(lián)系support技術(shù)人員，期待與您的交流！