一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA真的可取代ASIC的傳統(tǒng)地位嗎?華為采用ASIC重創(chuàng)Altera

電子工程師 ? 來源:網(wǎng)絡整理 ? 作者:佚名 ? 2018-02-16 09:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

關鍵詞: ASIC , FPGA , 華為 , Altera

中國電信和網(wǎng)絡設備廠商華為正在其部分產(chǎn)品中采用ASIC以取代Altera的FPGA。這項進展將影響Altera的銷售,并可能打擊“FPGA正在取代ASIC傳統(tǒng)地位”的爭議說法。

Altera總裁、主席兼CEO John Daane在10月23日的第三季度營收報告中表示,有兩個客戶在近月內將三種產(chǎn)量大的設計轉向了ASIC。Daane并沒有指出客戶的名字,但他說其中一個是Altera最大的客戶,相信應該是華為。

根據(jù)JP摩根分析師Christopher Danely的說法,華為占據(jù)Altera第三季度銷售額的16%,是Altera最大的客戶。Danely表示,華為是最后一個只采用可編程邏輯的電信設備OEM廠商。

根據(jù)周二的一份報告,Danely說他認為華為是FPGA最大的買家,每年花費3.5億美元,也就是華為年度應收的1%來購買FPGA。 他說,華為每年從Altera采購的FPGA價值3億美元。

Danely預估,隨著華為從只使用可編程邏輯到混合使用ASIC和可編程邏輯的變化,Altera明年的年營業(yè)額將損失1.5億美元左右。Danely說道,類似的可編程邏輯收入下降發(fā)生在數(shù)年前,EMC公司從只采用FPGA的模式轉向采用FPGA和ASIC的混合模式。

Danely說,讓Altera情況更糟的是,另一可編程邏輯市場領導者賽靈思(Xilinx)將從其與華為的首批設計案(design win)中獲益。

Altera和Xilinx表示,近些年傾向于采用FPGA而非ASIC,很多廠商也轉向采用FPGA以更快打入市場,節(jié)省重復工程費用。但這兩家公司都承認,ASIC在量更大的應用中成本更低。

Daane周二表示,設計實現(xiàn)的提升和先進節(jié)點晶圓成本的增加將加速可編程邏輯取代ASIC的速度。

Altera第三季度的應收為4.95億美金,環(huán)比增長6%但同比下降了5%。其第三季度的凈收入為1.575億美元,每股49美分,環(huán)比下降3%,同比下降了15%。

Altera第三季度應收與分析師的預期相符。Altera沒有提供第四季度的銷售目標。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    AI推理帶火的ASIC,開發(fā)成敗在此一舉!

    的應用性價比遠超GPU,加上博通財報AI業(yè)務同比大增220%,掀起了AI推理端的ASIC熱潮。 ? 那么ASIC傳統(tǒng)的GPU有哪些區(qū)別,開發(fā)上又有哪些流程上的不同? ? ASIC和G
    的頭像 發(fā)表于 03-03 00:13 ?3232次閱讀
    AI推理帶火的<b class='flag-5'>ASIC</b>,開發(fā)成敗在此一舉!

    JESD204B有專用于ADC/DAC和FPGAASIC的接口嗎?

    請問各位大俠:JESD204B專用于ADC/DAC和FPGAASIC的接口嗎,該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別,謝謝!
    發(fā)表于 02-08 09:10

    CPLD 與 ASIC 的比較

    在數(shù)字電子領域,CPLD和ASIC是兩種廣泛使用的集成電路技術。它們各自有著獨特的優(yōu)勢和局限性,適用于不同的應用場景。 1. 定義與基本原理 1.1 CPLD(復雜可編程邏輯器件) CPLD是一種
    的頭像 發(fā)表于 01-23 10:04 ?709次閱讀

    ASIC和GPU的原理和優(yōu)勢

    ? 本文介紹了ASIC和GPU兩種能夠用于AI計算的半導體芯片各自的原理和優(yōu)勢。 ASIC和GPU是什么 ASIC和GPU,都是用于計算功能的半導體芯片。因為都可以用于AI計算,所以也被稱為“AI
    的頭像 發(fā)表于 01-06 13:58 ?1678次閱讀
    <b class='flag-5'>ASIC</b>和GPU的原理和優(yōu)勢

    Verilog 與 ASIC 設計的關系 Verilog 代碼優(yōu)化技巧

    Verilog與ASIC設計的關系 Verilog作為一種硬件描述語言(HDL),在ASIC設計中扮演著至關重要的角色。ASIC(Application Specific Integrated
    的頭像 發(fā)表于 12-17 09:52 ?1022次閱讀

    FPGAASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGAASIC的區(qū)別 FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同的集成電路技術,它們在多個方面存在顯著的區(qū)別: FPGA
    的頭像 發(fā)表于 12-02 09:51 ?1023次閱讀

    ASIC集成電路在人工智能中的應用

    ASIC(Application-Specific Integrated Circuit)集成電路在人工智能領域的應用日益廣泛,其專為特定應用而設計的特點使得它在處理人工智能任務時能夠展現(xiàn)出卓越
    的頭像 發(fā)表于 11-20 16:03 ?2057次閱讀

    ASIC集成電路如何提高系統(tǒng)效率

    在現(xiàn)代電子系統(tǒng)中,效率和性能是衡量一個系統(tǒng)優(yōu)劣的關鍵指標。隨著技術的發(fā)展,ASIC集成電路因其高度定制化和優(yōu)化的特性,在提高系統(tǒng)效率方面發(fā)揮著越來越重要的作用。 ASIC的定義和特點 ASIC是一種
    的頭像 發(fā)表于 11-20 15:57 ?942次閱讀

    ASIC集成電路與通用芯片的比較

    ASIC集成電路與通用芯片在多個方面存在顯著差異。以下是對這兩者的比較: 一、定義與用途 ASIC集成電路 :ASIC(Application-Specific Integrated Circuit
    的頭像 發(fā)表于 11-20 15:56 ?2002次閱讀

    ASIC集成電路應用領域 ASIC集成電路的優(yōu)缺點分析

    隨著電子技術的發(fā)展,集成電路(IC)在各個領域扮演著越來越重要的角色。ASIC集成電路作為其中一種特殊類型的集成電路,因其高度定制化的特點,在特定應用中展現(xiàn)出獨特的優(yōu)勢。 一、ASIC集成電路
    的頭像 發(fā)表于 11-20 15:04 ?3872次閱讀

    ASIC集成電路與FPGA的區(qū)別

    ASIC(專用集成電路)與FPGA(現(xiàn)場可編程門陣列)是兩種不同的集成電路技術,它們在多個方面存在顯著的區(qū)別。以下是兩者的主要差異: 一、設計與制造 ASIC 是為特定應用定制設計的集成電路。 需要
    的頭像 發(fā)表于 11-20 15:02 ?1188次閱讀

    FPGAASIC在大模型推理加速中的應用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進行推理加速的研究也越來越多,從目前的市場來說,有些公司已經(jīng)有了專門做推理的ASIC,像Groq的LPU,專門針對大語言模型的推理做了優(yōu)化,因此相比GPU這種通過計算平臺,功耗更低、
    的頭像 發(fā)表于 10-29 14:12 ?1946次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理加速中的應用

    FPGAASIC的優(yōu)缺點比較

    FPGA(現(xiàn)場可編程門陣列)與ASIC(專用集成電路)是兩種不同的硬件實現(xiàn)方式,各自具有獨特的優(yōu)缺點。以下是對兩者優(yōu)缺點的比較: FPGA的優(yōu)點 可編程性強 :FPGA具有高度的可編程
    的頭像 發(fā)表于 10-25 09:24 ?1693次閱讀

    為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路

    電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路.pdf》資料免費下載
    發(fā)表于 08-29 09:59 ?0次下載
    為低功耗<b class='flag-5'>FPGA</b>、處理器和<b class='flag-5'>ASIC</b>實施啟用LVDS鏈路

    ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務!

    本系列文章從數(shù)字芯片設計項目技術總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設計和驗證規(guī)劃進行結合,詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?1090次閱讀
    將<b class='flag-5'>ASIC</b> IP核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務!