一文知道Xilinx Serdes時(shí)鐘糾正clock correction的步驟
1、時(shí)鐘糾正原理
時(shí)鐘糾正比較簡(jiǎn)單，下面一個(gè)圖就能說(shuō)清楚。
首先為什么要使用時(shí)鐘糾正，是因?yàn)镃DR恢復(fù)的用戶時(shí)鐘user_clk和硬核時(shí)鐘XCLK雖然頻率一樣，但是會(huì)有略微的不同，正是這樣導(dǎo)致內(nèi)部的FIFO有可能讀空和寫滿，這樣就會(huì)導(dǎo)致傳輸錯(cuò)誤。與其傳輸出錯(cuò)誤，不如我們就發(fā)送一個(gè)特定的序列讓它去“出錯(cuò)”。在FIFO快滿的時(shí)丟棄這個(gè)序列，在FIFO快讀空時(shí)加入這個(gè)序列。由于收發(fā)雙方約定好了這個(gè)序列是什么，這樣可以避免出錯(cuò)。
2、設(shè)置buff大小
即設(shè)置最小延遲和最大延遲，buff中的內(nèi)容在小于或大于這兩個(gè)值時(shí)就會(huì)插入或刪除特定的CC序列。設(shè)置最小延遲要求如下表。（IP核里面不用設(shè)置這個(gè)，因?yàn)樘峁┝薖PM offset核CC序列發(fā)送的周期，IP核會(huì)自己計(jì)算出來(lái)，真是智能?。?/p>
3、設(shè)置序列長(zhǎng)度，跟上面一樣，和comma碼的長(zhǎng)度有關(guān)。
4、IP核設(shè)置
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1897瀏覽量
133177 -
cdr
+關(guān)注
關(guān)注
1文章
52瀏覽量
18374
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Xilinx FPGA時(shí)鐘資源概述
。Xilinx FPGA7系列分為全局時(shí)鐘(Global clock)和局部時(shí)鐘(Regional clock)資源。目前，大型設(shè)計(jì)
發(fā)表于 07-24 11:07
?1129次閱讀
config37中根據(jù)DACCLK配置jesd clock，請(qǐng)問(wèn)下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍關(guān)系的嗎？
的serdes pll配置的line rate成40倍關(guān)系的嗎？
關(guān)于速率，我fpga上每條line上發(fā)送的速率為5Gbps，dac輸入的dacclk_p為500M時(shí)鐘，pll配置DACCLK，M=40
發(fā)表于 12-13 08:02
時(shí)鐘占空比糾正器
有誰(shuí)用過(guò)時(shí)鐘占空比糾正器，我只看到天津大學(xué)有個(gè)人寫了一篇文章，但是沒(méi)找到相關(guān)的產(chǎn)品，有誰(shuí)用過(guò)介紹一下，謝謝
發(fā)表于 07-08 14:28
請(qǐng)教關(guān)于C6678的serdes模塊
請(qǐng)教：C6678的PCIE SRIO Hyperlink和SGMII模塊的配置中都涉及到對(duì)serdes模塊的配置，故希望知道以下幾個(gè)問(wèn)題：1、這些模塊的serdes是同一個(gè)，還是各自有
發(fā)表于 08-06 06:17
請(qǐng)問(wèn)我可以參考哪些Spartan-6 / Artix-7文件檢查這些設(shè)備的serdes是否能滿足STM-4抖動(dòng)要求？
您好，Xilinx支持，你能列出哪些我可以參考的Spartan-6 / Artix-7文件檢查這些設(shè)備的serdes是否能滿足STM-4抖動(dòng)要求？謝謝，特呂克以上來(lái)自于谷歌翻譯以下為原文Hi
發(fā)表于 07-23 12:26
SERDES傳輸和引腳關(guān)聯(lián)
親愛(ài)的Xilinx論壇，我正在實(shí)現(xiàn)基于SERDES協(xié)議的序列化傳輸。我需要在Kintex7上接收8個(gè)差分對(duì)，這些差分對(duì)承載由另一個(gè)Kintex7串行化的64位字，主時(shí)鐘為100MHz。
發(fā)表于 03-17 09:53
SERDES在數(shù)字系統(tǒng)中高效時(shí)鐘設(shè)計(jì)方案
SERDES在數(shù)字系統(tǒng)中高效時(shí)鐘設(shè)計(jì)方案，無(wú)論是在一個(gè)FPGA、SoC還是ASSP中，為任何基于SERDES的協(xié)議選擇一個(gè)參考
發(fā)表于 02-16 11:23
?6430次閱讀
Xilinx 7 Series FPGA時(shí)鐘網(wǎng)絡(luò)的區(qū)別（BUFG，BUFGR，BUFIO）
clock region BUFR是regional時(shí)鐘網(wǎng)絡(luò)，顧名思義，它的驅(qū)動(dòng)范圍只能局限在一個(gè)clock region的邏輯
發(fā)表于 02-08 05:31
?3057次閱讀
參考時(shí)鐘對(duì)SERDES性能的影響
我們知道，SERDES對(duì)參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常，SERDES供應(yīng)商會(huì)根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn)，以及性
發(fā)表于 02-10 18:40
?6484次閱讀
基于SERDES時(shí)鐘的頻率跟隨的設(shè)計(jì)
在很多無(wú)線或者有線的系統(tǒng)應(yīng)用中，都需要器件的接收端能夠和鏈路的發(fā)送端的頻率做跟隨。通常的實(shí)現(xiàn)方案都是通過(guò)將SERDES的恢復(fù)時(shí)鐘引到芯片外部，然后通過(guò)一個(gè)cleanup PLL過(guò)濾抖動(dòng)，然后同時(shí)再生出低相位抖動(dòng)的跟隨
發(fā)表于 11-18 12:08
?7589次閱讀
基于FPGA芯片的SERDES接口電路設(shè)計(jì)
本方案是以CME最新的低功耗系列FPGA的HR03為平臺(tái)，實(shí)現(xiàn)8/10b的SerDes接口，包括SERDES收發(fā)單元，通過(guò)完全數(shù)字化的方法實(shí)現(xiàn)SERDES的CDR（Clock Data
發(fā)表于 05-24 15:33
?5124次閱讀
Xilinx 7 系列FPGA中的Serdes總結(jié)
本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx 7 系列FPGA中的Serdes總結(jié)。
發(fā)表于 12-31 17:30
?25次下載
SERDES關(guān)鍵技術(shù)
Xilinx公司的許多FPGA已經(jīng)內(nèi)置了一個(gè)或多個(gè)MGT（Multi-Gigabit Transceiver）收發(fā)器，也叫做SERDES（Multi-Gigabit Serializer/Deserializer）。MGT收發(fā)器
時(shí)鐘子系統(tǒng)中clock驅(qū)動(dòng)實(shí)例
都要早期，因此clock驅(qū)動(dòng)是在內(nèi)核中進(jìn)行實(shí)現(xiàn)。 在內(nèi)核的 drivers/clk 目錄下，可以看到各個(gè)芯片廠商對(duì)各自芯片clock驅(qū)動(dòng)的實(shí)現(xiàn)： 下面以一個(gè)簡(jiǎn)單的時(shí)鐘樹(shù)，舉例說(shuō)明
SerDes是怎么設(shè)計(jì)的？(一)
的。在使用SerDes的過(guò)程中，設(shè)計(jì)者有太多的疑惑：為什么在傳輸?shù)倪^(guò)程中沒(méi)有時(shí)鐘信號(hào)？什么是加重和均衡？抖動(dòng)和誤碼是什么關(guān)系？各種抖動(dòng)之間有什么關(guān)系？時(shí)鐘怎么恢復(fù)？等等這些問(wèn)題，如果設(shè)計(jì)者能夠完全理解
工商網(wǎng)監(jiān)
評(píng)論