一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB 設(shè)計規(guī)則、層疊結(jié)構(gòu)的導(dǎo)入/導(dǎo)出

KiCad ? 來源:KiCad ? 作者:KiCad ? 2024-12-17 11:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

每個公司都會有 PCB 設(shè)計規(guī)范,包括板層、設(shè)計規(guī)則等基本的要求。在 KiCad 中如何繼承、管理這些設(shè)計規(guī)范呢?

wKgZO2dg7w2AeK3MAAD-pUYJDkw024.png

電路板設(shè)置

我們先看下工程師必須關(guān)心的一些設(shè)置。打開電路板設(shè)置查看:

wKgZO2dg7w2AS7KTAABDFeksyd4234.png

物理疊層 首先需要關(guān)注的是“物理層疊”。在這里,你要選擇 PCB 的層數(shù)及層疊結(jié)構(gòu);如果需要做阻抗,還需要關(guān)注 Core 和 Prepreg 的 厚度:

wKgZO2dg7w2ATUYnAADl9e_33Yk517.png

最下方會計算出層疊的總厚度。注意,這一厚度應(yīng)與板廠常規(guī)使用的厚度吻合,比如 1.0mm,1.2mm,1.6mm,2.0mm等。 板層編輯器 再看一下板層編輯器,在這里您可以修改層的名字,如果你習(xí)慣了AD的叫法,可以把 F.Cu/B.Cu 改成 Top/Bottom。

wKgZO2dg7w2ATdwlAAC0R6jkTK4943.png

設(shè)計規(guī)則(約束)

在設(shè)計規(guī)則的約束頁面,定義了通用的規(guī)則,比如線寬/線距,各種孔的尺寸、板邊距等規(guī)則。

wKgZO2dg7w2AboFcAAEBHvJ3dWE085.png

預(yù)設(shè)尺寸

預(yù)設(shè)尺寸中可以定義常用的線寬、過孔以及差分對的尺寸:

wKgZO2dg7w6AfEncAAA2Eb_WSDU571.png

定義完成后可以在走線時直接選用,非常方便:

wKgZO2dg7w6AC-SjAADU8EGEioI058.png

淚滴

可以在這里定義默認(rèn)的淚滴形狀、規(guī)則等:

wKgZO2dg7w6AUl-xAAFPdcGtSlA810.png

長度調(diào)整規(guī)則

在這里定義 length tuning 時默認(rèn)的設(shè)置:

wKgZO2dg7w6ANP2jAAEVw2s1Z_w440.png

網(wǎng)絡(luò)類

在這里可以定義習(xí)慣使用的網(wǎng)絡(luò)類名稱及設(shè)計約束,這樣調(diào)用不用每次新建 PCB 時都重復(fù)定義:

wKgZO2dg7w6AU6k7AAB5mB2YLVY968.png

關(guān)于如何定義網(wǎng)絡(luò)類可以參考:

KiCad 7中添加網(wǎng)絡(luò)類(一)

KiCad 7中添加網(wǎng)絡(luò)類(二)

怎么給差分信號定義網(wǎng)絡(luò)類?

自定義規(guī)則

基本約束無法實現(xiàn)的規(guī)則可以在這里通過語法定義:

wKgZO2dg7w-AWLM0AABakAb57FY453.png

點擊右上方的“語法幫助”,可以查看自定義規(guī)則的語法及實例。

也可以參考以下文章學(xué)習(xí)自定義規(guī)則:KiCad 自定義規(guī)則語法與應(yīng)用。

PCB 設(shè)置的保存與導(dǎo)出

在 KiCad 中要保存這些規(guī)則非常簡單粗暴,沒有特殊的導(dǎo)出按鍵。直接將 PCB 中的內(nèi)容清空,將 PCB 保存即可。這些設(shè)置會保存在 PCB 文件中。

設(shè)計規(guī)則、層疊導(dǎo)入

也非常簡單粗暴,打開“電路板設(shè)置”,點擊下方的“從另一個電路板設(shè)置...”: wKgZO2dg7w-AII_EAADphDKSYho951.png 在“導(dǎo)入設(shè)置”中,選確定需要導(dǎo)入的模板 PCB,然后勾選需要導(dǎo)入的內(nèi)容:

wKgZO2dg7w-ADvoIAABfib8tUOY599.png

所有在電路板設(shè)置中的選項,都可以按照要求導(dǎo)入。

結(jié)束語

每位工程師都可以創(chuàng)建自己熟悉的層疊結(jié)構(gòu)和設(shè)計規(guī)則,每次設(shè)計新的PCB時直接導(dǎo)入即可。 對于需要阻抗匹配的高速設(shè)計,可以結(jié)合板層結(jié)構(gòu)和阻抗要求,計算出每個信號層相應(yīng)網(wǎng)絡(luò)的線寬,并定義在網(wǎng)絡(luò)類中。這樣可以大大提高設(shè)計的統(tǒng)一性、準(zhǔn)確性,減小出錯的概率,提高效率!

注意:如果想第一時間收到 KiCad 內(nèi)容推送,請點擊下方的名片,按關(guān)注,再設(shè)為星標(biāo)。

常用合集匯總:

和 Dr Peter 一起學(xué) KiCad

KiCad 8 探秘合集

KiCad 使用經(jīng)驗分享

KiCad 設(shè)計項目(Made with KiCad)

常見問題與解決方法

KiCad 開發(fā)筆記

插件應(yīng)用

發(fā)布記錄


審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23492

    瀏覽量

    409763
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    如何優(yōu)化層疊結(jié)構(gòu)以提高PCB線路板整體性能簡述

    ? ?優(yōu)化高多層PCB線路板的層疊結(jié)構(gòu)是提升其整體性能的關(guān)鍵步驟,以下從信號完整性、電源完整性、電磁兼容性、散熱性能四大核心目標(biāo)出發(fā),結(jié)合具體優(yōu)化策略和案例進(jìn)行說明: 一、信號完整性優(yōu)化 信號層
    的頭像 發(fā)表于 07-10 14:56 ?86次閱讀

    PCB層疊結(jié)構(gòu)設(shè)計的先決條件

    PCB打樣過程中,層疊結(jié)構(gòu)的設(shè)計是至關(guān)重要的環(huán)節(jié)。它不僅關(guān)系到PCB的性能和穩(wěn)定性,還直接影響到生產(chǎn)成本和制造周期。本文將從PCB的兩個重
    的頭像 發(fā)表于 06-06 15:37 ?402次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>層疊</b><b class='flag-5'>結(jié)構(gòu)</b>設(shè)計的先決條件

    TSolidX應(yīng)用:液晶掩膜結(jié)構(gòu)GDSⅡ文件的生成和導(dǎo)出

    TX系列的布局編輯器TX Layout軟件可以支持GDSⅡ文件的導(dǎo)入導(dǎo)出,其功能如下: 1. GDS文件的導(dǎo)入 1.1創(chuàng)建一個帶有GDSⅡ格式文件的文件夾,如下圖找到導(dǎo)入的選項,并設(shè)
    發(fā)表于 05-20 08:45

    Altium Designer 25.5.2版本的新功能

    PCB 訪問約束管理器時,現(xiàn)在可通過 All Rules 視圖導(dǎo)入導(dǎo)出高級規(guī)則。
    的頭像 發(fā)表于 05-07 14:53 ?1086次閱讀
    Altium Designer 25.5.2版本的新功能

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號層的角度來看,這無疑是一項極具挑戰(zhàn)性的任務(wù)。
    的頭像 發(fā)表于 05-07 14:50 ?634次閱讀
    高層數(shù)<b class='flag-5'>層疊</b><b class='flag-5'>結(jié)構(gòu)</b><b class='flag-5'>PCB</b>的布線策略

    Allegro Skill封裝功能-導(dǎo)出device文件介紹與演示

    焊盤連接,Device文件會明確這種映射。Device文件僅適用于導(dǎo)入第三方網(wǎng)表的情況,PCB導(dǎo)入第三方網(wǎng)表不能直接與原理圖進(jìn)行交互式,這時候需要導(dǎo)出Device 文件,然后
    發(fā)表于 04-19 09:44 ?772次閱讀
    Allegro Skill封裝功能-<b class='flag-5'>導(dǎo)出</b>device文件介紹與演示

    pcb設(shè)計時注意事項

    前期準(zhǔn)備 ? PCB設(shè)計前要與原理設(shè)計、可靠性設(shè)計、電磁兼容設(shè)計、工藝結(jié)構(gòu)溝通, 確 定PCB整體的外圍結(jié)構(gòu)和接口布局。 ? 與原理設(shè)計確認(rèn)PCB
    發(fā)表于 12-26 16:51

    SOLIDWORKS高級BOM及屬性批量導(dǎo)入工具

    SOLIDWORKS BOM插件-SolidKits.BOMs工具可以準(zhǔn)確、規(guī)范、便捷的一鍵完成各種結(jié)構(gòu)BOM導(dǎo)出,匯總BOM生成,批量導(dǎo)入屬性,自動建立結(jié)構(gòu),實現(xiàn)規(guī)范化管理,并自定義
    的頭像 發(fā)表于 12-02 16:11 ?911次閱讀

    如何導(dǎo)入Altium Designer的原理圖和PCB?

    “ ?KiCad可以支持直接導(dǎo)入Altium Designer的原理圖及PCB文件。與其它導(dǎo)入器不同,KiCad導(dǎo)入器可以直接導(dǎo)入源生的二進(jìn)
    的頭像 發(fā)表于 11-12 12:21 ?5781次閱讀
    如何<b class='flag-5'>導(dǎo)入</b>Altium Designer的原理圖和<b class='flag-5'>PCB</b>?

    PCB布線和布局電路設(shè)計規(guī)則

    常用的PCB設(shè)計規(guī)則
    發(fā)表于 11-09 14:10 ?111次下載

    0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分

    電子發(fā)燒友網(wǎng)站提供《0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分.pdf》資料免費下載
    發(fā)表于 10-15 11:33 ?0次下載
    0.4mm<b class='flag-5'>層疊</b>封裝(PoP)封裝的<b class='flag-5'>PCB</b>組裝指南,第二部分

    0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分.pdf》資料免費下載
    發(fā)表于 10-14 11:09 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>組裝指南,第II部分

    立創(chuàng)商城導(dǎo)出來的CAE和PCB封裝用PADS導(dǎo)入遇到的問題

    立創(chuàng)商城導(dǎo)出來的CAE和PCB封裝用PADS導(dǎo)入遇到的問題 用嘉立創(chuàng)元件庫和封裝庫導(dǎo)出來pads,為啥不能自動匹配管腳? 比如有三種方式可以用Pads
    發(fā)表于 09-21 17:17

    0.4毫米層疊封裝(PoP)的PCB設(shè)計指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.4毫米層疊封裝(PoP)的PCB設(shè)計指南,第一部分.pdf》資料免費下載
    發(fā)表于 09-19 11:00 ?0次下載
    0.4毫米<b class='flag-5'>層疊</b>封裝(PoP)的<b class='flag-5'>PCB</b>設(shè)計指南,第一部分

    AD畫完原理圖后如何導(dǎo)入PCB

    在Altium Designer(簡稱AD)中,將畫完的原理圖導(dǎo)入PCB(Printed Circuit Board,印制電路板)是一個關(guān)鍵的設(shè)計步驟。以下是導(dǎo)入過程: 一、準(zhǔn)備階段 確保原理圖
    的頭像 發(fā)表于 09-02 16:32 ?1.5w次閱讀