一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MATLA B助力數(shù)字與模擬芯片設(shè)計(jì):高效實(shí)現(xiàn)HLS、UCIe和UVM

MATLAB ? 來(lái)源:MATLAB ? 2024-12-20 11:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文將分享 MathWorks 參與中國(guó)集成電路設(shè)計(jì)業(yè)高峰論壇暨展覽會(huì) ICCAD-Expo的展臺(tái)展示以及發(fā)表主題演講《MATLAB 加速數(shù)字和模擬芯片設(shè)計(jì)--高效實(shí)現(xiàn) HLS、UCIe 和UVM》。 在當(dāng)前全球科技競(jìng)爭(zhēng)加劇的背景下,中國(guó)集成電路設(shè)計(jì)行業(yè)迎來(lái)了前所未有的機(jī)遇與挑戰(zhàn)。為了更好地應(yīng)對(duì)快速變化的市場(chǎng)需求,增強(qiáng)自主創(chuàng)新能力,并提升國(guó)際競(jìng)爭(zhēng)力,行業(yè)內(nèi)正積極尋求新的突破和發(fā)展路徑。 作為致力于“加速科學(xué)與工程”的技術(shù)先鋒,MathWorks 于 2024 年 12 月 11-12 日在上海參與了 ICCAD-Expo 展覽會(huì)。在這場(chǎng)匯聚了業(yè)內(nèi)頂尖專(zhuān)家和創(chuàng)新者的盛會(huì)上,MathWorks 在 EDA 與 IP 設(shè)計(jì)服務(wù)(一)分會(huì)場(chǎng)上分享了題為《MATLA B助力數(shù)字與模擬芯片設(shè)計(jì):高效實(shí)現(xiàn) HLS、UCIe 和 UVM》的主題演講:

(一)MATLAB 是最廣泛使用的芯片系統(tǒng)建模工具

MATLAB 和 Simulink 是全球芯片設(shè)計(jì)工程師最青睞的系統(tǒng)建模工具,廣泛應(yīng)用于高效且高質(zhì)量的芯片研發(fā)。MATLAB 提供基于語(yǔ)言的簡(jiǎn)潔建模環(huán)境,支持無(wú)時(shí)鐘限制的算法開(kāi)發(fā),而 Simulink 則提供圖形化建模平臺(tái),支持多速率模塊、狀態(tài)機(jī)以及其他復(fù)雜的建模結(jié)構(gòu)。MATLAB 代碼可以整合到 Simulink 模型中,您可以靈活地為芯片各個(gè)子系統(tǒng)選用最佳的建模工具。

ba7f6d90-bd28-11ef-8732-92fbcf53809c.png

MATLAB 豐富的白盒算法庫(kù)為芯片系統(tǒng)工程師和算法設(shè)計(jì)師提供了加速系統(tǒng)架構(gòu)設(shè)計(jì)和算法開(kāi)發(fā)的有力工具。無(wú)論是研究人員探索新的芯片設(shè)計(jì)可能性,還是技術(shù)支持工程師開(kāi)發(fā)面向客戶的芯片應(yīng)用示例,都能在 MATLAB 的算法庫(kù)中找到豐富且適用的支持資源。涵蓋的內(nèi)容包括但不限于:

符合 5G/WiFi/NTN/Bluetooth 等無(wú)線通信標(biāo)準(zhǔn)的物理層算法和信道模型;

新能源汽車(chē)及儲(chǔ)能系統(tǒng)中的電池參數(shù)估計(jì)及電池管理系統(tǒng)(BMS)算法;

UCIe/Ethernet/DDR5/PCIe6/USB 等 SerDes 接口并生成 IBIS-AMI 模型;

車(chē)道級(jí)自動(dòng)駕駛虛擬驗(yàn)證環(huán)境,以及多傳感器融合及路徑規(guī)劃控制算法;

用于拍照、高清顯示和觸控等應(yīng)用場(chǎng)景的圖像處理和 AI 算法。

通過(guò)利用這些算法庫(kù),工程師們可以更迅速地進(jìn)行原型設(shè)計(jì)和驗(yàn)證,確保芯片產(chǎn)品既符合最新的行業(yè)標(biāo)準(zhǔn),又能滿足特定的應(yīng)用需求。

baa9cc52-bd28-11ef-8732-92fbcf53809c.png

(二)無(wú)縫鏈接芯片算法設(shè)計(jì)與 HDL 實(shí)現(xiàn)

在 MATLAB 和 Simulink 中完成算法開(kāi)發(fā)后,芯片設(shè)計(jì)師們可以利用 Fixed-Point Designer 工具自動(dòng)將浮點(diǎn)算法轉(zhuǎn)換為適合RTL實(shí)現(xiàn)的定點(diǎn)算法,從而優(yōu)化芯片面積和性能。接下來(lái),借助 HDL Coder,能夠快速地將這些算法模型生成為白盒的 Verilog 或 VHDL 代碼,確保了從算法設(shè)計(jì)到硬件實(shí)現(xiàn)的平滑過(guò)渡。 MATLAB 還提供了一系列專(zhuān)為 RTL 優(yōu)化的算法模塊庫(kù),覆蓋數(shù)字信號(hào)處理、無(wú)線通信、計(jì)算機(jī)視覺(jué)深度學(xué)習(xí)等領(lǐng)域。通過(guò)調(diào)用這些預(yù)優(yōu)化的模塊,用戶可以迅速構(gòu)建并優(yōu)化其應(yīng)用,并且通過(guò)自動(dòng)化代碼生成直接轉(zhuǎn)換為白盒的 HDL 代碼。

babf522a-bd28-11ef-8732-92fbcf53809c.png

此外,MATLAB 還支持生成 C/C++、SystemC 和 IBIS-AMI 等多種語(yǔ)言和標(biāo)準(zhǔn)文件,適配不同的應(yīng)用場(chǎng)景,加速芯片原型設(shè)計(jì)、實(shí)現(xiàn)的過(guò)程。

(三)驗(yàn)證左移提高芯片設(shè)計(jì)質(zhì)量

隨著算力需求的不斷增長(zhǎng),芯片系統(tǒng)的復(fù)雜性也隨之增加,這使得降低設(shè)計(jì)風(fēng)險(xiǎn)成為關(guān)鍵挑戰(zhàn)。驗(yàn)證左移作為一種有效的方法論,正逐漸受到業(yè)界的廣泛關(guān)注,旨在通過(guò)在設(shè)計(jì)早期階段引入全面的驗(yàn)證措施,提高最終產(chǎn)品的可靠性和質(zhì)量。 MATLAB 和 Simulink 不僅在其平臺(tái)內(nèi)提供了豐富的測(cè)試覆蓋率分析、形式化驗(yàn)證、故障注入與分析等驗(yàn)證功能,還為 EDA 生態(tài)系統(tǒng)集成了多種驗(yàn)證接口,例如:

與 HDL 仿真器的聯(lián)合仿真:自動(dòng)執(zhí)行驗(yàn)證過(guò)程,在早期階段高效地檢測(cè)和修正差異,確保 RTL 實(shí)現(xiàn)的正確性;

FPGA 硬件的協(xié)同仿真和調(diào)試:在 FPGA 硬件中測(cè)試算法實(shí)現(xiàn),提供實(shí)時(shí)性能反饋,加速迭代過(guò)程;

生成 UVM 測(cè)試框架:重用 MATLAB 和 Simulink 模型作為黃金參考模型、激勵(lì)生成器或經(jīng)過(guò)驗(yàn)證的測(cè)試平臺(tái),簡(jiǎn)化復(fù)雜的驗(yàn)證環(huán)境搭建,提高測(cè)試效率。

通過(guò)將驗(yàn)證過(guò)程前置并集成到設(shè)計(jì)流程中,MATLAB 和 Simulink 幫助芯片工程師們更早地識(shí)別潛在問(wèn)題,減少后期修正的成本和時(shí)間,確保產(chǎn)品能夠更快、更可靠地推向市場(chǎng)。

bb03abf0-bd28-11ef-8732-92fbcf53809c.png

▼ 綜上所述,MATLAB 為芯片工程師提供了一套全面的自頂向下研發(fā)工具,涵蓋了從架構(gòu)設(shè)計(jì)、算法仿真、定點(diǎn)化、HDL 代碼生成、IBIS-AMI 模型生成、UVM 框架生成等關(guān)鍵工作流程。 MathWorks 一直堅(jiān)定支持中國(guó)集成電路設(shè)計(jì)行業(yè),致力于推動(dòng)本地技術(shù)創(chuàng)新,助力工程師們加速將概念轉(zhuǎn)化為實(shí)際產(chǎn)品,從而推動(dòng)整個(gè)行業(yè)的快速發(fā)展與進(jìn)步。 今年,MathWorks 中國(guó)推出了加速器計(jì)劃和初創(chuàng)企業(yè)計(jì)劃,旨在為預(yù)算有限、資源有限、時(shí)間有限的初創(chuàng)客戶提供更多支持和幫助,敬請(qǐng)點(diǎn)擊前方鏈接垂詢。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • MATLA
    +關(guān)注

    關(guān)注

    0

    文章

    13

    瀏覽量

    13545
  • UVM
    UVM
    +關(guān)注

    關(guān)注

    0

    文章

    182

    瀏覽量

    19548
  • HLS
    HLS
    +關(guān)注

    關(guān)注

    1

    文章

    133

    瀏覽量

    24869
  • UCIe
    +關(guān)注

    關(guān)注

    0

    文章

    49

    瀏覽量

    1845

原文標(biāo)題:資源下載 | MathWorks 參與中國(guó)集成電路設(shè)計(jì)業(yè)高峰論壇暨展覽會(huì) ICCAD-Expo 2024

文章出處:【微信號(hào):MATLAB,微信公眾號(hào):MATLAB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    泰克MSO64B示波器使用一個(gè)探頭同時(shí)測(cè)量模擬數(shù)字信號(hào)的方法

    在現(xiàn)代電子設(shè)計(jì)中,同時(shí)分析模擬信號(hào)和數(shù)字信號(hào)的需求日益增加。泰克MSO64B混合信號(hào)示波器憑借其強(qiáng)大的模擬數(shù)字通道集成能力,為工程師提供了
    的頭像 發(fā)表于 07-08 17:01 ?172次閱讀
    泰克MSO64<b class='flag-5'>B</b>示波器使用一個(gè)探頭同時(shí)測(cè)量<b class='flag-5'>模擬</b>和<b class='flag-5'>數(shù)字</b>信號(hào)的方法

    如何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件

    最近我們分享了開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開(kāi)發(fā)者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發(fā)表于 07-02 10:55 ?492次閱讀
    如何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)<b class='flag-5'>HLS</b>組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS
    的頭像 發(fā)表于 06-13 09:50 ?667次閱讀
    如何使用AMD Vitis <b class='flag-5'>HLS</b>創(chuàng)建<b class='flag-5'>HLS</b> IP

    CN71102TGR過(guò)零檢測(cè)芯片助力高效穩(wěn)定控制

    CN71102TGR過(guò)零檢測(cè)芯片助力高效穩(wěn)定控制
    的頭像 發(fā)表于 02-28 10:12 ?595次閱讀
    CN71102TGR過(guò)零檢測(cè)<b class='flag-5'>芯片</b><b class='flag-5'>助力</b><b class='flag-5'>高效</b>穩(wěn)定控制

    高效能、小體積——LGS5116B助力消費(fèi)級(jí)12V供電產(chǎn)品升級(jí)

    功耗MCU到高精度顯示屏的多樣化供電需求,顯著降低多電壓系統(tǒng)設(shè)計(jì)復(fù)雜度。 96%超高效率,節(jié)能更持久 憑借同步降壓架構(gòu)與先進(jìn)控制技術(shù),LGS5116B在2A滿載輸出時(shí)仍可實(shí)現(xiàn)高達(dá)96%的轉(zhuǎn)換效率(典型值
    發(fā)表于 02-27 09:49

    高效音頻編碼器設(shè)計(jì)與實(shí)現(xiàn):重塑聲音世界的科技力量

    多媒體應(yīng)用、在線直播、遠(yuǎn)程會(huì)議乃至物聯(lián)網(wǎng)設(shè)備等領(lǐng)域帶來(lái)了革命性的變革。本文將深入探討高效音頻編碼器的設(shè)計(jì)與實(shí)現(xiàn),揭示其背后的科技奧秘。 一、音頻編碼:從模擬數(shù)字的跨越 音頻編碼,簡(jiǎn)而
    的頭像 發(fā)表于 02-12 08:45 ?371次閱讀
    <b class='flag-5'>高效</b>音頻編碼器設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>:重塑聲音世界的科技力量

    vsp2566的數(shù)字地和模擬地分開(kāi),芯片能正常工作嗎?

    vsp2566的數(shù)字地和模擬地分開(kāi),芯片能正常工作嗎?還是數(shù)字地和模擬地必須以某種方式連接? vsp1000有典型電路嗎?
    發(fā)表于 02-11 07:06

    乾瞻科技UCIe IP設(shè)計(jì)定案,實(shí)現(xiàn)高速傳輸技術(shù)突破

    全球高速接口IP領(lǐng)域的佼佼者乾瞻科技(InPsytech, Inc.)近日宣布,其Universal Chiplet Interconnect Express(UCIe)系列產(chǎn)品在性能與效率方面
    的頭像 發(fā)表于 01-21 10:44 ?522次閱讀

    數(shù)字功率放大器與模擬放大器比較

    在音頻放大領(lǐng)域,數(shù)字功率放大器(D類(lèi)放大器)和模擬放大器(A/B類(lèi)放大器)是兩種常見(jiàn)的技術(shù)。隨著技術(shù)的發(fā)展,D類(lèi)放大器因其高效率和小型化的優(yōu)勢(shì)而越來(lái)越受到關(guān)注。 一、工作原理 1.1
    的頭像 發(fā)表于 01-19 14:40 ?1032次閱讀

    助力AIoT應(yīng)用:在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)Tiny YOLO V4

    工藝甚至更低節(jié)點(diǎn)的制程下實(shí)現(xiàn)高效的硬件加速。米爾的 ZU3EG 開(kāi)發(fā)板憑借其可重構(gòu)架構(gòu)為 AI 和計(jì)算密集型任務(wù)提供了支持,同時(shí)避免了 7nm 工藝對(duì)國(guó)產(chǎn)芯片設(shè)計(jì)的制約。通過(guò)在 ZU3EG 上部
    發(fā)表于 12-06 17:18

    CV3600數(shù)字+模擬轉(zhuǎn)數(shù)字+模擬帶幀率和分辨率縮放的音視頻轉(zhuǎn)換芯片

    目前市面上的HDMI發(fā)送芯片基本都是直通的。 進(jìn)來(lái)的數(shù)字信號(hào)/模擬信號(hào)是多少分辨率,就只能輸出多少分辨率。 這在一些特殊的場(chǎng)合下滿足不了使用要求。 現(xiàn)在芯視音推出了一顆集ADC功能,幀率轉(zhuǎn)換,分辨率
    發(fā)表于 11-06 13:53

    soc是數(shù)字芯片還是模擬芯片

    。這種集成方式使得SoC芯片在處理數(shù)字信號(hào)時(shí)具有高效、低功耗、高性能密度和可擴(kuò)展性等優(yōu)點(diǎn)。 具體來(lái)說(shuō),SoC芯片數(shù)字特性體現(xiàn)在以下幾個(gè)方面
    的頭像 發(fā)表于 09-23 10:16 ?2211次閱讀

    新思科技發(fā)布全球領(lǐng)先的40G UCIe IP,助力芯片系統(tǒng)設(shè)計(jì)全面提速

    IP,可實(shí)現(xiàn)異構(gòu)和同構(gòu)芯片之間的快速連接。 新思科技40G UCIe PHY IP 能夠在同樣的芯片尺寸和能效基礎(chǔ)上,提供比 UCIe 規(guī)
    發(fā)表于 09-10 13:45 ?580次閱讀

    優(yōu)化 FPGA HLS 設(shè)計(jì)

    減少錯(cuò)誤并更容易調(diào)試。然而,經(jīng)常出現(xiàn)的問(wèn)題是性能權(quán)衡。在高度復(fù)雜的 FPGA 設(shè)計(jì)中實(shí)現(xiàn)高性能需要手動(dòng)優(yōu)化 RTL 代碼,而這對(duì)于HLS開(kāi)發(fā)環(huán)境生成的 RTL 代碼來(lái)說(shuō)是不可能的。然而,存在一些解決方案
    發(fā)表于 08-16 19:56

    國(guó)產(chǎn)AFE可兼容ADS1248助力工業(yè)實(shí)現(xiàn)超高精度的模擬性能

    國(guó)產(chǎn)AFE可兼容ADS1248助力工業(yè)實(shí)現(xiàn)超高精度的模擬性能
    的頭像 發(fā)表于 08-15 09:50 ?898次閱讀
    國(guó)產(chǎn)AFE可兼容ADS1248<b class='flag-5'>助力</b>工業(yè)<b class='flag-5'>實(shí)現(xiàn)</b>超高精度的<b class='flag-5'>模擬</b>性能