項(xiàng)目場(chǎng)景：

二級(jí)BUCK電源電路，DCDC芯片輸入5V，輸出0.74V，開關(guān)頻率2.1MHz。工作在FCCM模式。

如下圖1所示：

問題描述

1、測(cè)試發(fā)現(xiàn)輸出電壓紋波超過100mV，紋波頻率約94kHz。不滿足后級(jí)芯片對(duì)紋波噪聲的要求。如下圖

2、如下圖，同時(shí)測(cè)量SW管腳信號(hào)和輸出信號(hào)。其中綠色是DCDC的SW管腳信號(hào)，黃色是輸出電壓（上面的毛刺脈沖是探頭串?dāng)_，實(shí)際波形見上圖1） 。可以看出SW信號(hào)的脈沖寬度是一直在變化的，從而也導(dǎo)致輸出電壓不斷變化，變化趨勢(shì)與SW的變化對(duì)應(yīng)。

如下圖3，輸出電壓最低點(diǎn)開始，脈沖寬度持續(xù)10來個(gè)周期一直在80ns左右

3、輸出電壓達(dá)到最高點(diǎn)后，輸出脈沖寬度變成14ns左右的尖峰脈沖。然后導(dǎo)致輸出電壓開始下降。

原因分析：

SW脈沖寬度變化的原因與DCDC的最小導(dǎo)通時(shí)間有關(guān)。理論計(jì)算SW信號(hào)的高電平脈沖寬度約等于0.74V/（5V*2.1MHz）=69ns。DCDC手冊(cè)上要求Minimum on time 時(shí)間Typ值為50ns，沒有給出Minimum on time的最大最小值。與DCDC芯片廠家確認(rèn)，這個(gè)最大值大概在75ns~80ns。與上面實(shí)際測(cè)試結(jié)果中的80ns相符。

由于實(shí)際要求的導(dǎo)通時(shí)間是69ns，而DCDC高側(cè)MOS至少要打開80ns（Minimum on time），幾個(gè)周期后就會(huì)把輸出沖高，但是FB比較器反饋的結(jié)果又需要關(guān)閉Switch，從而讓輸出變低，相當(dāng)于引入了一個(gè)干擾源。從而導(dǎo)致了大的輸出波紋。

什么是最小導(dǎo)通時(shí)間，為什么需要有最小導(dǎo)通時(shí)間？ 在許多開關(guān)模式電源轉(zhuǎn)換器中，電感電流是在導(dǎo)通時(shí)間內(nèi)測(cè)量的。此電流用于過流保護(hù)，并用于根據(jù)電流閉環(huán)控制原理（電流模式控制）工作的穩(wěn)壓器中，環(huán)路調(diào)節(jié)也需要測(cè)量電感電流。在開關(guān)瞬變后，必須先降開關(guān)過程中產(chǎn)生的噪音才能進(jìn)行準(zhǔn)確的電流測(cè)量。這需要一些時(shí)間，也稱為消隱時(shí)間。而這段時(shí)間內(nèi)內(nèi)置的電流限制比較器也不會(huì)工作，高側(cè)MOS的Gate輸出驅(qū)動(dòng)也就不會(huì)被關(guān)斷。

解決方案：

根據(jù)上述的分析結(jié)論，做了一些驗(yàn)證：

1、提高輸出電壓，增大高電平占空比---輸出電壓紋波消失

2、降低輸入電壓，增大高電平占空比---輸出電壓紋波消失

3、降低開關(guān)頻率------輸出電壓紋波消失

上述驗(yàn)證結(jié)果證實(shí)了前面的分析結(jié)論。但由于輸入電壓和輸出電壓都不能改變，所以最終選擇降低開關(guān)頻率。

開關(guān)頻率由2.1M變成1.38M，SW脈沖寬度理論值為：0.75V/（5V*1.38MHz）=108ns，大于Minimum on time要求的最大值80ns。

總結(jié)：DCDC電源電路設(shè)計(jì)的時(shí)候需要考慮電源IC的最小導(dǎo)通時(shí)間（Minimum on time或者稱為消隱時(shí)間），而且要保證實(shí)際需要的導(dǎo)通時(shí)間大于Minimum on time的最大值，如果芯片中沒有體現(xiàn)最大值要求，需要找廠家確認(rèn)清楚。否則電源輸出會(huì)有問題。