Altium Designer 25.2.1

發(fā)布時(shí)間：2025年1月14日

Altium Designer 25.2.1離線包

15天免費(fèi)試用 Altium Designer

PCB設(shè)計(jì)改進(jìn)

ODB++有意短路（開放測(cè)試版）

此版本增加了在生成 ODB++ v8.1 輸出時(shí)生成網(wǎng)絡(luò)和銅基元列表（故意允許短路（“網(wǎng)絡(luò)連接”））的支持。您無(wú)需再向制造商發(fā)送兩份文檔，一份是包含合并網(wǎng)絡(luò)連接的ODB++數(shù)據(jù)包用于制造，另一份是不包含合并網(wǎng)絡(luò)連接的用于在線測(cè)試。

此功能利用了ODB++ v8.1對(duì)生成“shortf”文件的支持，該文件包含有意短路的列表。在Altium Designer中訪問(wèn)和使用此功能時(shí)，ODB++設(shè)置對(duì)話框中提供了一個(gè)新選項(xiàng)。該選項(xiàng)“生成shortf：有意短路（Net-Ties）列表”僅在生成v8.1格式的輸出時(shí)可用。啟用此選項(xiàng)后，合并網(wǎng)絡(luò)連接（Merge Net-Tie Nets）選項(xiàng)將被禁用，反之亦然。生成的shortf文件位于步驟輸出的“eda”子文件夾下。

此功能處于開放測(cè)試版階段，并在高級(jí)設(shè)置對(duì)話框中啟用ODB.IntentionalShorts選項(xiàng)時(shí)可用。

更多信息，請(qǐng)參閱準(zhǔn)備制造數(shù)據(jù)頁(yè)面。

PCB協(xié)同設(shè)計(jì)改進(jìn)

銅皮變化展示改進(jìn)

對(duì)于檢測(cè)到的銅皮變化（弧形、連接、焊盤、走線等），現(xiàn)在將在PCB協(xié)同設(shè)計(jì)面板中顯示相關(guān)的網(wǎng)絡(luò)名稱。此外，對(duì)于連接，現(xiàn)在還會(huì)顯示該連接所代表的所有層。

約束管理器改進(jìn)

增強(qiáng)的xNet生成

現(xiàn)在，xNet的生成支持具有兩個(gè)以上引腳的串行元件。以下串行元件受支持：

偶數(shù)引腳的雙列直插式元件：從連接到元件第一個(gè)和最后一個(gè)引腳的網(wǎng)絡(luò)開始生成xNet，然后是第二個(gè)和倒數(shù)第二個(gè)引腳，以此類推。

偶數(shù)引腳雙列直插式元件及其連接網(wǎng)絡(luò)的示例。

在約束管理器中選擇這些網(wǎng)絡(luò)時(shí)，將創(chuàng)建xNet。

xNet是根據(jù)雙列直插式元件的相應(yīng)成對(duì)網(wǎng)絡(luò)生成的。

偶數(shù)引腳的單列直插式元件：從連接到元件第一個(gè)和第二個(gè)引腳的網(wǎng)絡(luò)開始生成xNet，然后是第三個(gè)和第四個(gè)引腳，以此類推。請(qǐng)注意，元件必須包含一個(gè)名為PinPairsConfiguration且值為SIP的參數(shù)；否則，xNet將按雙列直插式元件的情況生成。

偶數(shù)引腳單列直插式元件的示例，這些引腳通過(guò)網(wǎng)絡(luò)相互連接。請(qǐng)注意，該元件包含一個(gè)特殊參數(shù)PinPairsConfiguration = SIP。

當(dāng)在約束管理器中選擇這些網(wǎng)絡(luò)時(shí)，將創(chuàng)建xNet。

對(duì)于單列直插式元件，xNet是根據(jù)相應(yīng)的成對(duì)網(wǎng)絡(luò)生成的。

奇數(shù)引腳元件 – 從連接到元件所有引腳的網(wǎng)絡(luò)生成xNet。

奇數(shù)引腳元件及其連接網(wǎng)絡(luò)的示例。

在約束管理器中選擇這些網(wǎng)絡(luò)中的一個(gè)時(shí)，將創(chuàng)建xNet。

這些網(wǎng)絡(luò)都用于生成xNet。

更多信息，請(qǐng)參閱使用約束管理器定義設(shè)計(jì)要求頁(yè)面。

簡(jiǎn)單情況下xSignal的自動(dòng)創(chuàng)建

對(duì)于簡(jiǎn)單的xNet（每對(duì)網(wǎng)絡(luò)之間有一個(gè)源、一個(gè)目標(biāo)和一個(gè)離散元件），現(xiàn)在在約束管理器中選擇自定義布線拓?fù)漕愋秃?，將自?dòng)創(chuàng)建自定義拓?fù)浜蛒Signal。

xNet通過(guò)單個(gè)離散元件從單個(gè)源傳輸?shù)絾蝹€(gè)目標(biāo)。

在約束管理器中為此xNet選擇了自定義拓?fù)漕愋汀?/p>

從xNet中自動(dòng)創(chuàng)建了自定義拓?fù)洌ㄒ约盎谠撏負(fù)涞膞Signal）。

更多信息，請(qǐng)參閱使用約束管理器定義設(shè)計(jì)要求頁(yè)面。

高級(jí)規(guī)則的刪除

現(xiàn)在，當(dāng)從PCB訪問(wèn)約束管理器的“所有規(guī)則”視圖時(shí)，可以一次刪除多個(gè)高級(jí)規(guī)則。使用Ctrl+單擊、Shift+單擊或單擊并拖動(dòng)來(lái)選擇多個(gè)高級(jí)規(guī)則，然后右鍵單擊并選擇“刪除高級(jí)規(guī)則(x)”。'x'表示將要?jiǎng)h除的規(guī)則數(shù)量。還可以通過(guò)右鍵單擊規(guī)則類樹中相應(yīng)條目的上下文菜單中的命令，刪除特定類型、類別或所有高級(jí)規(guī)則。規(guī)則將立即刪除，無(wú)需確認(rèn)。

右鍵單擊多個(gè)選中的規(guī)則以刪除它們。

右鍵單擊規(guī)則類樹中的規(guī)則類型條目以刪除此類型的高級(jí)規(guī)則。

右鍵單擊規(guī)則類樹中的規(guī)則類別條目以刪除此類別中的高級(jí)規(guī)則。

右鍵單擊規(guī)則類標(biāo)題以刪除所有高級(jí)規(guī)則。

更多信息，請(qǐng)參閱使用約束管理器定義設(shè)計(jì)要求頁(yè)面。

顯示參數(shù)集指令數(shù)據(jù)

對(duì)于附加到單根導(dǎo)線的參數(shù)集指令，增加了在原理圖圖紙上該指令附近顯示來(lái)自約束管理器（網(wǎng)絡(luò)/差分對(duì)類名稱和規(guī)則設(shè)置）的相關(guān)數(shù)據(jù)的能力。此外，對(duì)于包括已定義網(wǎng)絡(luò)類且附加到覆蓋層的參數(shù)集指令，在與約束管理器同步/導(dǎo)入后，現(xiàn)在可以在設(shè)計(jì)空間中切換網(wǎng)絡(luò)類指令信息的顯示。選擇指令時(shí)，使用屬性面板中相應(yīng)數(shù)據(jù)條目左側(cè)的可見性控制()來(lái)執(zhí)行此操作。

更多信息，請(qǐng)參閱使用約束管理器定義設(shè)計(jì)要求頁(yè)面。

所有視圖中的注釋支持

現(xiàn)在，您可以在約束管理器的任何視圖中的約束/規(guī)則中添加注釋。在“間距”、“物理”或“電氣”視圖底部的約束管理器“注釋”字段中，或在“所有規(guī)則”視圖的“注釋”列中輸入所需注釋。

在間距視圖、物理視圖和電氣視圖中為約束添加注釋。

在間距視圖中為約束添加注釋。

在電氣視圖中為約束添加注釋。請(qǐng)注意，在上面顯示的示例中，約束管理器的下半部分允許為不同的規(guī)則（阻抗、長(zhǎng)度、過(guò)孔數(shù)和Stub長(zhǎng)度）定義約束，并且您可以通過(guò)使用“規(guī)則”下拉菜單切換當(dāng)前規(guī)則來(lái)為每個(gè)規(guī)則定義單獨(dú)的注釋。

在所有規(guī)則視圖中為約束添加注釋。

Wire Bonding 改進(jìn)

Wire Bonding查詢關(guān)鍵字功能的擴(kuò)展

在構(gòu)建用于在PCB或PCB庫(kù)中過(guò)濾對(duì)象的查詢表達(dá)式時(shí)，現(xiàn)在可以使用兩個(gè)查詢語(yǔ)言關(guān)鍵字—— IsBondWireConnected 和 IsBondFinger。

更多信息，請(qǐng)參閱Wire Bonding 頁(yè)面。

裸片焊盤與3D實(shí)體的綁定增強(qiáng)

裸片焊盤與重疊3D實(shí)體的綁定已得到增強(qiáng)。現(xiàn)在，裸片焊盤僅與放置在裸片層（稱為裸片實(shí)體）上的3D實(shí)體鏈接。裸片焊盤現(xiàn)在將與這個(gè)重疊的裸片實(shí)體鏈接，并繼承其高度。對(duì)裸片焊盤或裸片實(shí)體（位置、大小等）的任何幾何修改都會(huì)更新鏈接，使裸片焊盤的高度與其鏈接的裸片實(shí)體保持同步。

如果裸片焊盤下有多個(gè)重疊的裸片實(shí)體，裸片焊盤將與來(lái)自與裸片焊盤相同元件的裸片實(shí)體鏈接。如果同一元件中有多個(gè)裸片實(shí)體（或裸片焊盤重疊多個(gè)自由裸片實(shí)體），裸片焊盤將與最大高度的裸片實(shí)體鏈接。

請(qǐng)注意，如果在使用Altium Designer的舊版本中，裸片焊盤與除裸片層之外的其他層上的3D實(shí)體鏈接，則在新版本中打開文檔時(shí)將不支持此綁定。需要為3D實(shí)體選擇正確的裸片層。

更多信息，請(qǐng)參閱Wire Bonding 頁(yè)面。

數(shù)據(jù)管理改進(jìn)

支持合格模型

此版本引入了合格模型的概念。制造商部件搜索面板中可用的制造商部件信息已得到增強(qiáng)，包括有關(guān)部件模型（原理圖符號(hào)、PCB封裝和/或仿真模型）的詳細(xì)信息，以及它們是否被視為“通用” () 或“ECAD就緒” ()。在后一種情況下，這些模型已根據(jù)數(shù)據(jù)表、IPC標(biāo)準(zhǔn)和相關(guān)樣式指南修訂版進(jìn)行了“合格”評(píng)定。

使用制造商部件搜索面板的“篩選器”窗格中的“模型”篩選器，將列表限制為具有相應(yīng)級(jí)別模型的部件。此外，您還可以使用“模型類型”篩選器將列表限制為具有相應(yīng)類型模型的部件。

當(dāng)將具有ECAD就緒模型的元件保存到連接的Workspace時(shí)，此相同信息將顯示在“使用元件數(shù)據(jù)”對(duì)話框中。

對(duì)于具有通用模型的元件，您有權(quán)投票以獲得/添加合格模型。

當(dāng)在“高級(jí)設(shè)置”對(duì)話框中啟用EDMS.QualifiedModels選項(xiàng)時(shí)，此功能可用。

更多信息，請(qǐng)參閱搜索制造商部件頁(yè)面。

導(dǎo)入/導(dǎo)出改進(jìn)

xDX Designer自定義連接器支持（開放測(cè)試版）

當(dāng)通過(guò)導(dǎo)入向?qū)?dǎo)入xDX Designer項(xiàng)目時(shí)，生成的原理圖文檔現(xiàn)在支持自定義端口、自定義電源端口和自定義表外連接器，因此它們具有與原始設(shè)計(jì)中相同的圖形。

從xDX Designer項(xiàng)目中導(dǎo)入的自定義電源端口。請(qǐng)注意，其“樣式”屬性設(shè)置為“自定義”值。

從xDX Designer項(xiàng)目中導(dǎo)入的自定義端口。

從xDX Designer項(xiàng)目中導(dǎo)入的自定義表外連接器。請(qǐng)注意，其“樣式”屬性設(shè)置為“自定義”值。

此功能處于開放測(cè)試版階段，并在 “高級(jí)設(shè)置”對(duì)話框中啟用Importer.UseCustomConnectors選項(xiàng)時(shí)可用。

更多信息，請(qǐng)參閱從xDX Designer或DxDesigner導(dǎo)入設(shè)計(jì)頁(yè)面。

Altium Designer 25.2中完全公開的功能

以下功能現(xiàn)在隨著此版本的發(fā)布而正式公開：

布線縮頸規(guī)則 – 自24.8版本起可用

布線自動(dòng)收縮 –自24.8版本起可用

差分對(duì)的動(dòng)態(tài)相位匹配 – 自24.10版本起可用

更多版本發(fā)布說(shuō)明