一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DSP通用并行端口uPP技術(shù)詳解

中科本原 ? 來源: 中科本原 ? 2025-02-18 09:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

uPP是具有專用數(shù)據(jù)線和最小控制信號的并行接口,時鐘同步傳輸接口,支持單倍數(shù)據(jù)速率和雙倍數(shù)據(jù)速率傳輸。設(shè)計用于與8bit數(shù)據(jù)位寬的高速ADCDAC或者FPGA進(jìn)行連接。

uPP內(nèi)置獨立DMA控制器,保證數(shù)據(jù)傳輸期間最小化CPU開銷。DMA控制器有兩個DMA通道,支持?jǐn)?shù)據(jù)交錯模式。同時uPP內(nèi)部連接專用數(shù)據(jù)RAM(發(fā)送和接收各一個),每個大小512B。

功能框圖

64af0136-ed17-11ef-9310-92fbcf53809c.png

圖1 uPP功能框圖

傳輸模式

數(shù)據(jù)通道編號遵循:

?I/O通道標(biāo)記為 “ I/O”

?DMA通道標(biāo)記為 “通道 I” 和 “通道Q”

圖2說明了在SDR模式下或DDR模式下接收的數(shù)據(jù)流。只使用一個DMA通道(通道I)。64eadef4-ed17-11ef-9310-92fbcf53809c.png

65089958-ed17-11ef-9310-92fbcf53809c.png

圖2 在SDR模式下或DDR模式下接收

圖3說明了在SDR模式下或DDR模式下發(fā)送的數(shù)據(jù)流。只使用一個DMA通道(通道I)。

6518893a-ed17-11ef-9310-92fbcf53809c.png

圖3 在SDR模式下或DDR模式下發(fā)送

圖4說明了在DDR交錯模式下接收的數(shù)據(jù)流。使用兩個DMA通道(通道I和通道Q)。SDR交錯模式在接收模式下不可用。

652c5e60-ed17-11ef-9310-92fbcf53809c.png

圖4 在DDR交錯模式下接收

圖5說明了在SDR交錯模式下和DDR交錯模式下發(fā)送的數(shù)據(jù)流。使用兩個DMA通道(通道I和通道Q)。

654ac36e-ed17-11ef-9310-92fbcf53809c.png

圖5 在SDR交錯模式或DDR交錯模式下發(fā)送

DMA控制器描述

每個DMA通道需要配置四個參數(shù):窗口地址,字節(jié)計數(shù),行計數(shù)和行偏移地址。

窗口地址:uPP數(shù)據(jù)存儲器中的第一個字節(jié)的位置。uPP工作在接收模式時,DMA通道從I/O端口接收輸入數(shù)據(jù)寫入該地址。uPP工作在發(fā)送模式時,DMA通道從該地址開始讀取數(shù)據(jù)并將數(shù)據(jù)發(fā)送到I/O端口。窗口地址64bit邊界對齊(地址低三位為0)。

字節(jié)計數(shù):每行的字節(jié)數(shù)。字節(jié)計數(shù)為偶數(shù)。

行計數(shù):每個窗口的行數(shù)。傳輸?shù)淖止?jié)總數(shù)等于字節(jié)計數(shù)X行計數(shù)。

行偏移地址:連續(xù)行中第一個字節(jié)間的偏移地址。64bit對齊。

圖6顯示了典型的DMA窗口定義。

657eb9ee-ed17-11ef-9310-92fbcf53809c.png

圖6 DMA窗口和存儲結(jié)構(gòu)

其中行偏移地址=字節(jié)計數(shù)。讀取數(shù)據(jù)是存儲器中的大小等于行計數(shù)X字節(jié)計數(shù)的連續(xù)數(shù)據(jù)塊。

行偏移地址=0,說明數(shù)據(jù)由單行組成。發(fā)送模式下,DMA通道連續(xù)發(fā)送該行。接收模式下,DMA通道重復(fù)寫入該行存儲空間。

如果DMA通道被初始化并且空閑時,DMA通道I和通道Q的配置參數(shù)可以直接寫入相應(yīng)描述寄存器中,DMA傳輸立即開始。同時每個DMA通道允許第二次配置在當(dāng)前DMA傳輸仍在運行時排隊。每個DMA通道最多支持有一個傳輸進(jìn)行和一個排隊,這可以保證傳輸在邊界上連續(xù)。但是DMA不支持自動重新寫入。DMA控制器總是以64字節(jié)對存儲器進(jìn)行突發(fā)讀寫。

協(xié)議描述

接口信號說明

信號 說明
CLK 發(fā)送或接收時鐘
發(fā)送模式下輸出
接收模式下輸入
START 每行(幀)的第一個數(shù)據(jù)字
發(fā)送模式下輸出
接收模式下輸入
極性可編程
接收端選用信號,如果不使用,接收端可忽略
ENABLE 數(shù)據(jù)有效信號
發(fā)送模式下輸出
接收模式下輸入
極性可編程
接收端選用信號,如果不使用,接收端可忽略
WAIT 表示接收端沒有準(zhǔn)備好接收數(shù)據(jù)。uPP在等待信號為高后的下一個時鐘周期停止發(fā)送數(shù)據(jù)
發(fā)送模式下輸入
接收模式下輸出
極性可編程
WAIT信號需要接收端置位一個完整時鐘周期
發(fā)送端選用信號,如果不使用,發(fā)送端可忽略
DATA[7:0] 數(shù)據(jù)信號

信號時序圖

下圖中,標(biāo)記(i)表示信號為輸入,標(biāo)記(o)表示信號為輸出。時序圖中所有信號默認(rèn)極性。

65bc39f4-ed17-11ef-9310-92fbcf53809c.png

圖7 uPP在SDR模式下接收

65d67706-ed17-11ef-9310-92fbcf53809c.png

圖8 uPP在SDR模式下發(fā)送

65f404d8-ed17-11ef-9310-92fbcf53809c.png

圖9 uPP在SDR交錯模式下發(fā)送

uPP在SDR交錯模式發(fā)送時,來自DMA通道I的每個數(shù)據(jù)字的START信號都有效。

660b0430-ed17-11ef-9310-92fbcf53809c.png

圖10 uPP在DDR交錯模式下接收

6626b720-ed17-11ef-9310-92fbcf53809c.png

圖11 uPP在DDR交錯模式下發(fā)送

6642ab88-ed17-11ef-9310-92fbcf53809c.png

圖12 uPP在DDR模式下接收

66595220-ed17-11ef-9310-92fbcf53809c.png

圖13 uPP在DDR模式下發(fā)送

初始化和操作

下面是初始化和配置uPP外設(shè)的分步說明。上電復(fù)位后:

1.配置管腳(如果有復(fù)用)

2.使能時鐘,配置時鐘分頻

3.進(jìn)行外設(shè)復(fù)位

4.配置DMA通道控制,包括傳輸模式,傳輸方向,交錯模式和傳輸閾值

5.配置接口信號,控制信號使能,控制信號極性和數(shù)據(jù)信號空閑狀態(tài)

6.開啟中斷使能

7.使能uPP外設(shè)

8.配置通道參數(shù),開始DMA傳輸

9.中斷事件查看與中斷處理

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    556

    文章

    8158

    瀏覽量

    357641
  • 控制器
    +關(guān)注

    關(guān)注

    114

    文章

    17113

    瀏覽量

    184342
  • 并行接口
    +關(guān)注

    關(guān)注

    0

    文章

    33

    瀏覽量

    15514
  • 并行端口
    +關(guān)注

    關(guān)注

    0

    文章

    13

    瀏覽量

    10833

原文標(biāo)題:DSP通用并行端口uPP技術(shù)詳解

文章出處:【微信號:中科本原,微信公眾號:中科本原】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    關(guān)于c6748的upp問題

    您好,現(xiàn)在我做的是FPGA+dsp的一個工程,F(xiàn)PGA產(chǎn)生信號,然后通過upp將數(shù)據(jù)傳送到6748中,upp中的控制信號為時鐘和WAIT信號。我使用的FPGA時鐘是24MHz,可以直接將這個時鐘傳給
    發(fā)表于 06-21 12:50

    uPP_B_TO_A庫Tronlong.DSP.C6000.C6748.Driver.uPP.lib是否有源代碼?

    Tronlong.DSP.C6000.C6748.Driver.uPP.lib,是否有源代碼?2.TL6748F-EasyEVM是否支持此例程? 創(chuàng)龍的FPGA手冊上,uPP收發(fā)測試和uPP回環(huán)測試均明確表示支持此實驗,但
    發(fā)表于 08-07 07:48

    uPP數(shù)據(jù)出現(xiàn)誤碼

    FPGA通過uPP接口向DSP傳輸數(shù)據(jù),如果不執(zhí)行數(shù)據(jù)處理部分的代碼,uPP數(shù)據(jù)完全正確,一旦執(zhí)行數(shù)據(jù)處理部分,uPP傳輸?shù)脑紨?shù)據(jù)就開始出現(xiàn)誤碼。請問可能的原因會是什么?
    發(fā)表于 09-12 11:25

    怎么使用DA模塊通過upp傳回dsp端?

    在fpga里面Spartan-6開發(fā)例程使用手冊中第12 AD7606_uPP——AD模塊采集測試(使用uPP)中,有TL7606模塊采集回來的數(shù)據(jù)通過uPP傳回DSP端的例子,那如果
    發(fā)表于 09-30 07:53

    FPGA與DSP通過upp通信參數(shù)設(shè)置對嗎?

    我通過FPGA發(fā)送一幀為1808個字節(jié)(每個字節(jié)是8bit)的數(shù)據(jù),通過DSPupp通道A進(jìn)行接收,不知道這塊參數(shù)設(shè)置對不對?求解
    發(fā)表于 10-15 07:40

    FPGA與DSP如何進(jìn)行通過UPP通信

    向各位工程師請教:FPGA與DSP核心板硬件上連接如圖1所示,UPP配置按照例程B_TO_A設(shè)置(圖3),B發(fā)送(8bit),A接收(8bit),從圖1中可以看到16條數(shù)據(jù)線,F(xiàn)PGA給DSP發(fā)送
    發(fā)表于 05-19 13:25

    dsp通過upp接收數(shù)據(jù)時出現(xiàn)問題的解決辦法?

    最近在調(diào)試FPGA+DSP c6748,用upp來進(jìn)行數(shù)據(jù)交換,現(xiàn)在遇到一個問題,想請教一下大家,dsp通過upp發(fā)送數(shù)據(jù)到FPGA,能正常發(fā)送,但是在
    發(fā)表于 05-22 09:52

    C6748的UPP使用時,必須是帶著DSP/BIOS操作系統(tǒng)嗎?

    我看官方給的demo中,UPP的使用好像要帶著DSP/BIOS操作系統(tǒng)的,BIOSPSP_UPP_Driver_Design文檔在講解UPP時也是在
    發(fā)表于 05-25 12:17

    PC機(jī)與DSP之間的并行通訊技術(shù)

    PC機(jī)與DSP之間的并行通訊技術(shù) 摘要:對PC 機(jī)在EPP 模式下與C6000 系列DSP 的HPI 口之間進(jìn)行的并行通訊進(jìn)行了研究,提出
    發(fā)表于 04-07 14:37 ?35次下載

    并行端口工作原理

    并行端口工作原理 并行端口的基本知識
    發(fā)表于 07-27 12:16 ?3439次閱讀

    基于PC機(jī)與DSP之間的并行通訊技術(shù)

    基于PC機(jī)與DSP之間的并行通訊技術(shù)
    發(fā)表于 10-20 09:29 ?1次下載
    基于PC機(jī)與<b class='flag-5'>DSP</b>之間的<b class='flag-5'>并行</b>通訊<b class='flag-5'>技術(shù)</b>

    DSP并行系統(tǒng)的并行粒子群優(yōu)化目標(biāo)跟蹤

    DSP并行系統(tǒng)的并行粒子群優(yōu)化目標(biāo)跟蹤
    發(fā)表于 10-20 10:54 ?6次下載
    <b class='flag-5'>DSP</b><b class='flag-5'>并行</b>系統(tǒng)的<b class='flag-5'>并行</b>粒子群優(yōu)化目標(biāo)跟蹤

    DSP的高速通用并行處理系統(tǒng)研究與設(shè)計

    DSP的高速通用并行處理系統(tǒng)研究與設(shè)計
    發(fā)表于 10-23 15:19 ?6次下載
    多<b class='flag-5'>DSP</b>的高速<b class='flag-5'>通用</b><b class='flag-5'>并行</b>處理系統(tǒng)研究與設(shè)計

    CW32通用輸入輸出端口詳解

    CW32通用輸入輸出端口詳解
    的頭像 發(fā)表于 10-30 17:33 ?1426次閱讀
    CW32<b class='flag-5'>通用</b>輸入輸出<b class='flag-5'>端口</b><b class='flag-5'>詳解</b>

    TMS320C672x DSP通用主機(jī)端口接口(UHPI)參考指南

    電子發(fā)燒友網(wǎng)站提供《TMS320C672x DSP通用主機(jī)端口接口(UHPI)參考指南.pdf》資料免費下載
    發(fā)表于 12-17 16:12 ?0次下載
    TMS320C672x <b class='flag-5'>DSP</b><b class='flag-5'>通用</b>主機(jī)<b class='flag-5'>端口</b>接口(UHPI)參考指南