AS配置方式由FPGA器件引導(dǎo)配置操作過(guò)程，它控制著外部存儲(chǔ)器及其初始化過(guò)程，EPCS系列配置芯片如EPCS1、EPCS4配置器件專供AS模式。使用Altera串行配置器件來(lái)完成，F(xiàn)PGA器件處于主動(dòng)地位，配置器件處于從屬地位。配置數(shù)據(jù)通過(guò)DATA0引腳送入 FPGA。配置數(shù)據(jù)被同步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。

PS配置方式則由外部計(jì)算機(jī)或其它控制器控制配置過(guò)程。通過(guò)加強(qiáng)型配置器件（EPC16，EPC8，EPC4）等配置器件來(lái)完成，在PS配置期間，配置數(shù)據(jù)從外部?jī)?chǔ)存部件，通過(guò)DATA0引腳送入FPGA。配置數(shù)據(jù)在DCLK上升沿鎖存，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。

JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn)，主要用于芯片測(cè)試等功能,使用IEEE Std 1149.1聯(lián)合邊界掃描接口引腳，支持JAM STAPL標(biāo)準(zhǔn)，可以使用Altera下載電纜或主控器來(lái)完成。

FPGA在正常工作時(shí)，它的配置數(shù)據(jù)存儲(chǔ)在SRAM中，加電時(shí)須重新下載。在實(shí)驗(yàn)系統(tǒng)中，通常用計(jì)算機(jī)或控制器進(jìn)行調(diào)試，因此可以使用PS。在實(shí)用系統(tǒng)中，多數(shù)情況下必須由FPGA主動(dòng)引導(dǎo)配置操作過(guò)程，這時(shí)FPGA將主動(dòng)從外圍專用存儲(chǔ)芯片中獲得配置數(shù)據(jù)，而此芯片中FPGA配置信息是用普通編程器將設(shè)計(jì)所得的pof格式的文件燒錄進(jìn)去。

JTAG模式在線下載FPGA的原理如圖7.15所示，PC端的Quartus II軟件通過(guò)下載線纜將bit流（sof文件）下載到FPGA內(nèi)部，下載完成后FPGA中立刻執(zhí)行下載代碼，速度很快，非常適合調(diào)試。

圖7.15 基于JTAG的在線配置原理

FPGA下載數(shù)據(jù)到配置芯片的原理如圖7.16所示，PC端的Quartus II軟件通過(guò)下載線纜將bit流（jic文件）下載到配置芯片中。由于配置芯片和JTAG接口都是分別連接到FPGA的，他們不是直接連接，所以配置文件從PC先是傳送到FPGA，然后FPGA內(nèi)部再轉(zhuǎn)送給配置芯片，這個(gè)過(guò)程FPGA相當(dāng)于起到一個(gè)橋接的作用。

圖7.16 基于FPGA的配置芯片固化原理

看完JTAG模式下在線配置FPGA和燒錄配置芯片的原理，我們?cè)倭私庖幌翭PGA上電初始的配置過(guò)程。FPGA上電后，內(nèi)部的控制器首先工作，確認(rèn)當(dāng)前的配置模式，如果是外部配置芯片啟動(dòng)，則通過(guò)和外部配置芯片的接口（如我們的SPI接口）將配置芯片的數(shù)據(jù)加載到FPGA的RAM中，配置完成后開始正式運(yùn)行，請(qǐng)數(shù)據(jù)流加載方向如圖7.17所示。當(dāng)然了，有人可能在想，JTAG在線配置是否和配置芯片加載相沖突呢？非也，JTAG在線配置的優(yōu)先級(jí)是最高的，無(wú)論此時(shí)FPGA中在運(yùn)行什么邏輯，只要JTAG下載啟動(dòng)，則FPGA便停下當(dāng)前的工作，開始運(yùn)行JTAG下載的新的配置數(shù)據(jù)。

圖7.17 FPGA離線加載原理