關(guān)于為FPGA應(yīng)用設(shè)計(jì)優(yōu)秀的電源管理解決方案已經(jīng)有許多技術(shù)討論，因?yàn)檫@不是一項(xiàng)簡(jiǎn)單的任務(wù)。此任務(wù)的一個(gè)方面涉及找到合適的解決方案并選擇最合適的電源管理產(chǎn)品，另一方面則是如何優(yōu)化用于FPGA的實(shí)際解決方案。

尋找合適的電源解決方案

尋找功率FPGA最佳解決方案并非易事。許多供應(yīng)商推銷某些適用于FPGA的產(chǎn)品。什么使得選擇專門為FPGA供電的DC-DC轉(zhuǎn)換器？不多。一般而言，所有功率轉(zhuǎn)換器都可用于為FPGA供電。針對(duì)某些產(chǎn)品的建議通?；谝韵率聦?shí)：許多FPGA應(yīng)用需要多個(gè)電壓軌，例如用于FPGA內(nèi)核，I / O以及用于DDR存儲(chǔ)器終端的附加軌道。通常將PMIC（電源管理集成電路）（其中多個(gè)DC-DC轉(zhuǎn)換器全部集成到單個(gè)調(diào)節(jié)器芯片中）為首選。

一種尋找為特定FPGA供電的良好解決方案的流行方式是使用許多FPGA供應(yīng)商提供的預(yù)先存在的電源管理參考設(shè)計(jì)。這是優(yōu)化設(shè)計(jì)的一個(gè)很好的起點(diǎn)。然而，這種設(shè)計(jì)的修改往往是必要的，因?yàn)閹в蠪PGA的系統(tǒng)通常需要額外的電壓軌和負(fù)載，這些電源軌也需要供電。對(duì)參考設(shè)計(jì)的補(bǔ)充通常也是必要的。需要考慮的另一件事是FPGA的輸入功率不是固定的。輸入電壓很大程度上取決于實(shí)際的邏輯電平以及FPGA正在實(shí)施的設(shè)計(jì)。完成對(duì)電源管理參考設(shè)計(jì)的修改后，它將與參考設(shè)計(jì)的原始建議看起來有所不同。

圖1. LTpowerCAD工具選擇合適的DC-DC轉(zhuǎn)換器來為FPGA供電。

LTpowerCAD可用于為各個(gè)電壓軌提供電源解決方案。它還提供了一系列參考設(shè)計(jì)，為設(shè)計(jì)人員提供了一個(gè)很好的起點(diǎn)。可從ADI公司網(wǎng)站免費(fèi)下載LTpowerCAD。

一旦選擇了電源架構(gòu)和單個(gè)電壓轉(zhuǎn)換器，我們就需要選擇合適的無源元件并設(shè)計(jì)電源。當(dāng)這樣做時(shí)，我們需要牢記FPGA的特殊負(fù)載要求。

這些是：

個(gè)人目前的要求

電壓軌排序

電壓軌的單調(diào)上升

快速功率瞬態(tài)

電壓準(zhǔn)確度

個(gè)人電流要求

任何FPGA的實(shí)際電流消耗在很大程度上取決于用例。不同的時(shí)鐘和不同的FPGA內(nèi)容需要不同的功率。因此，在FPGA系統(tǒng)設(shè)計(jì)過程中，典型FPGA設(shè)計(jì)的最終電源規(guī)格必然會(huì)發(fā)生變化。FPGA制造商提供的功耗估算工具有助于計(jì)算解決方案所需的功率級(jí)別。在構(gòu)建實(shí)際硬件之前，這些信息非常有用。盡管如此，F(xiàn)PGA的設(shè)計(jì)需要是最終的，或者至少接近最終的，以便利用這種功率估計(jì)器獲得有意義的結(jié)果。

通常情況下，工程師會(huì)考慮最大的FPGA電流來設(shè)計(jì)電源。然后，如果事實(shí)證明，實(shí)際的FPGA設(shè)計(jì)需要更少的功率，它們會(huì)縮減電源。

電壓軌序列

許多FPGA需要不同的電源電壓軌才能以特定的順序出現(xiàn)。在I / O電壓上升之前，通常需要提供內(nèi)核電壓。否則一些FPGA將被損壞。為了避免這種情況，電源需要按正確的順序排序。通過使用標(biāo)準(zhǔn)DC-DC轉(zhuǎn)換器上的使能引腳，可以輕松完成簡(jiǎn)單的上電順序。但是，通常還需要控制降序測(cè)序。僅啟用引腳排序時(shí)，很難取得好的結(jié)果。更好的解決方案是使用具有高級(jí)集成式排序功能的PMIC，例如ADP5014。圖2中以紅色表示可啟動(dòng)可逆向逆序排列的特殊電路模塊。

圖2. ADP5014 PMIC，集成了對(duì)靈活的上行和下行排序的支持。

圖3顯示了使用此設(shè)備完成的排序。ADP5014上的延遲（DL）引腳可以輕松調(diào)整上行和下行時(shí)序的時(shí)間延遲。

如果使用單獨(dú)的電源，附加的測(cè)序芯片可以負(fù)責(zé)所需的開/關(guān)順序。LTC2924就是一個(gè)例子，它可以控制DC-DC轉(zhuǎn)換器的使能引腳來打開和關(guān)閉電源，或者它可以驅(qū)動(dòng)高端N溝道MOSFET來連接和分離FPGA到某個(gè)電壓軌。

圖3.多個(gè)FPGA電源電壓的啟動(dòng)和關(guān)閉順序。

電壓軌的單調(diào)上升

除了電壓排序之外，啟動(dòng)過程中電壓的單調(diào)上升也可能是必要的。這意味著電壓只會(huì)線性上升，如圖4中的電壓A所示。此圖中的電壓B顯示電壓不是單調(diào)上升的示例。當(dāng)負(fù)載在啟動(dòng)過程中開始以一定的電壓電平拉動(dòng)大電流時(shí)會(huì)發(fā)生這種情況。防止這種情況的一種方法是允許更長(zhǎng)時(shí)間的電源軟啟動(dòng)并選擇能夠快速提供大量電流的電源轉(zhuǎn)換器。

圖4.電壓A單調(diào)上升，電壓B不單調(diào)上升。

快速功率瞬變

FPGA的另一個(gè)特點(diǎn)是FPGA非常迅速地開始繪制高電流。它們?cè)陔娫瓷显斐筛哓?fù)載瞬態(tài)。出于這個(gè)原因，許多FPGA需要大量的輸入電壓去耦。陶瓷電容器在VCORE和器件的GND引腳之間使用非常緊密。高達(dá)1 mF的值非常普遍。這種高電容有助于減少對(duì)電源的需求，以提供非常高的峰值電流。但是，許多開關(guān)穩(wěn)壓器和LDO具有指定的最大輸出電容。FPGA的輸入電容要求可能超過電源允許的最大輸出電容。

電源不喜歡巨大的輸出電容，因?yàn)樵趩?dòng)期間，該電容組看起來像是開關(guān)穩(wěn)壓器輸出端的短路。有這個(gè)問題的解決方案。長(zhǎng)時(shí)間的軟啟動(dòng)時(shí)間可以使大電容器組上的電壓穩(wěn)定地升高，而無需電源進(jìn)入短路電流限制模式。

圖5.許多FPGA的輸入電容要求。

某些電源轉(zhuǎn)換器不喜歡過度輸出電容的另一個(gè)原因是該電容值成為調(diào)節(jié)環(huán)路的一部分。集成環(huán)路補(bǔ)償?shù)霓D(zhuǎn)換器不允許輸出電容過大，以防止穩(wěn)壓器的環(huán)路不穩(wěn)定。如圖6所示，通?？梢酝ㄟ^使用高端反饋電阻上的前饋電容來影響控制環(huán)路。

圖6.前饋電容允許在沒有環(huán)路補(bǔ)償引腳可用時(shí)進(jìn)行控制環(huán)路調(diào)整。

對(duì)于電源的負(fù)載瞬態(tài)和啟動(dòng)行為，包括LTpowerCAD，尤其是LTspice的開發(fā)工具鏈非常有用。一種有助于建模和仿真的效果是將FPGA的大輸入電容與電源的輸出電容去耦。圖6顯示了這個(gè)概念。雖然POL（負(fù)載點(diǎn)）電源趨向于位于負(fù)載附近，但通常在電源和FPGA輸入電容之間存在一些PCB走線。當(dāng)電路板上有多個(gè)彼此相鄰的FPGA輸入電容器時(shí)，離電源最遠(yuǎn)的那些輸入電容器對(duì)電源的傳輸功能的影響較小，因?yàn)樗鼈冎g存在一些電阻，但也會(huì)有寄生線跡電感。這些寄生電路板電感可以允許FPGA的輸入電容大于電源輸出電容的最大極限，即使所有電容連接到電路板上的同一節(jié)點(diǎn)。在LTspice中，寄生曲線電感可以添加到原理圖中，并且可以模擬這些影響。當(dāng)電路建模中包含足夠的寄生元件時(shí)，仿真結(jié)果接近實(shí)際。

圖7.電源輸出電容和FPGA輸入電容之間的寄生去耦。

電壓準(zhǔn)確度

FPGA電源的電壓精度通常需要非常高。只有3％的變化容差帶是相當(dāng)普遍的。例如，在3％的電壓精度窗口內(nèi)保持Stratix V內(nèi)核電源電壓為0.85 V，就需要一個(gè)僅為25.5 mV的完整容限。這個(gè)小窗口包括負(fù)載瞬變后的電壓變化以及直流精度。同樣，包括LTpowerCAD和LTspice在內(nèi)的可用電源工具鏈在電源設(shè)計(jì)過程中對(duì)于嚴(yán)格的要求至關(guān)重要。

最后一條建議是關(guān)于選擇FPGA輸入電容器。為了快速提供大電流，通常選擇陶瓷電容器。他們?yōu)榇四康暮芎玫毓ぷ?，但他們需要被選擇，以便他們的真實(shí)電容值不會(huì)隨直流偏置電壓下降。一些陶瓷電容器，尤其是Y5U類型的陶瓷電容器，當(dāng)其直流電壓偏置到最大額定直流電壓時(shí)，它們的真實(shí)電容值只會(huì)降低到標(biāo)稱面值的20％。