歡迎來到《電源設(shè)計(jì)小貼士集錦》系列文章

本期，我們將介紹負(fù)載瞬態(tài)測(cè)試和簡(jiǎn)化復(fù)雜測(cè)試的詳細(xì)知識(shí)

微處理器和應(yīng)用特定集成電路 (ASIC)需要低電壓、高電流電源。此類電源通常對(duì)輸出電壓偏差有非常嚴(yán)格的要求，對(duì)于負(fù)載瞬態(tài)事件尤其如此。測(cè)試此類電源會(huì)給設(shè)計(jì)人員帶來一定的挑戰(zhàn)，并且可能難以確認(rèn)是否符合規(guī)范。

本文將介紹更多負(fù)載瞬態(tài)測(cè)試的詳細(xì)信息以及可用于簡(jiǎn)化這些復(fù)雜測(cè)試的方法。

首先，需要了解所有瞬態(tài)規(guī)格，以便合理設(shè)計(jì)電源，同時(shí)還需要了解它們?nèi)绾螒?yīng)用于測(cè)試。典型的瞬態(tài)規(guī)格包括：

負(fù)載階躍大小，以安培為單位或以占滿負(fù)載的百分比表示。

瞬態(tài)事件（有時(shí)為零）期間的最小負(fù)載。

負(fù)載階躍的壓擺率，通常以安培/微秒為單位。

階躍兩個(gè)邊沿支持的最大電壓偏差。

預(yù)期恢復(fù)時(shí)間。

圖 1 展示了通常如何定義這些規(guī)格的示例。

圖 1：負(fù)載瞬態(tài)測(cè)量的圖形說明

了解所有規(guī)格后，可以嘗試設(shè)計(jì)可滿足要求的電源。但滿足測(cè)試要求往往是一項(xiàng)挑戰(zhàn)。1V輸出電壓、100A負(fù)載階躍和1000A/μs壓擺率的要求再正常不過。在大多數(shù)測(cè)試情況下，限制因素是待測(cè)電源和負(fù)載之間的電感。在實(shí)際系統(tǒng)中，電源通常緊鄰其所供電的負(fù)載放置，以便更大限度地減少寄生電感。

可以使用多種方法來測(cè)試給定電源的負(fù)載瞬態(tài)響應(yīng)；每種方法都各有其優(yōu)缺點(diǎn)。本文將比較以下方案：外部電子負(fù)載、外部瞬態(tài)電路板、“場(chǎng)效應(yīng)晶體管 (FET) 沖擊”、板載瞬態(tài)發(fā)生器和基于插槽的瞬變測(cè)試儀。

外部電子負(fù)載可能是測(cè)試瞬態(tài)響應(yīng)的最常用，也是最方便的方法。大多數(shù)負(fù)載都具有可輕松設(shè)置電流電平和轉(zhuǎn)換時(shí)間的模式。主要缺點(diǎn)是壓擺率受限，這是源于外部接線或?qū)嶋H負(fù)載限制。

在壓擺率方面，外部瞬態(tài)電路板通常具有更出色的表現(xiàn)，但會(huì)降低靈活性。根據(jù)設(shè)計(jì)的不同，負(fù)載瞬態(tài)電路板可能會(huì)在最大電流、熱耗散或壓擺率方面受到限制。瞬態(tài)電路板從外部連接，因此接線通常成為限制壓擺率的因素。此外，還需要為測(cè)試的每個(gè)電源調(diào)整或配置電路板。

FET 沖擊是一種獲得高速瞬態(tài)結(jié)果的快速、直接方法?？梢酝ㄟ^電阻器將金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (MOSFET)從漏極連接到源極，或直接連接到電源的輸出端，并使用函數(shù)發(fā)生器控制柵極。由于外部接線較少，因此寄生電感顯著降低。

雖然這種方法通常會(huì)產(chǎn)生高壓擺率，但測(cè)試可能難以控制和實(shí)現(xiàn)可重復(fù)性?？赡苓€需要修改印刷電路板 (PCB) （圖2）。此方法的另一個(gè)問題是，測(cè)量實(shí)際負(fù)載階躍電流有一定困難，并且測(cè)量值可能不準(zhǔn)確。

圖 2：包含 FET 沖擊的 PCB 示例

在嘗試測(cè)試高電流、高速瞬態(tài)的性能時(shí)，板載瞬態(tài)發(fā)生器會(huì)非常實(shí)用?？梢园凑沾_切的負(fù)載瞬態(tài)規(guī)格設(shè)計(jì)電路。主要缺點(diǎn)是元件會(huì)產(chǎn)生額外成本和空間占用。此外，靈活進(jìn)行多種不同的測(cè)量可能既困難又耗時(shí)。

板載瞬態(tài)發(fā)生器的設(shè)計(jì)也可能非常復(fù)雜。它可以像由 555 計(jì)時(shí)器控制的電阻器和 FET 一樣簡(jiǎn)單，也可以像圖 3 中所示的一樣復(fù)雜。更為復(fù)雜的設(shè)計(jì)采用尺寸更小、開關(guān)速度更快的多級(jí) FET。此設(shè)計(jì)可實(shí)現(xiàn) 1000A/μs 的壓擺率。

圖 3：板載瞬態(tài)發(fā)生器的更復(fù)雜版本

最后一個(gè)選擇是使用處理器插槽和專用瞬變測(cè)試儀工具。這種方法成本最高，原因在于工具本身可能成本較高，而且 PCB 的成本也十分高昂。但對(duì)于一組給定的處理器要求，卻可以獲得最準(zhǔn)確的結(jié)果。處理器或 ASIC 制造商經(jīng)常開發(fā)此類工具，因而它們是專為滿足特定的測(cè)試條件而構(gòu)建。

表 1 總結(jié)了瞬態(tài)測(cè)試方案。

表 1：不同瞬態(tài)測(cè)試方法的比較

測(cè)試負(fù)載瞬態(tài)是電源設(shè)計(jì)和合規(guī)性的非常重要的部分。測(cè)試裝置中的寄生電感會(huì)阻礙實(shí)現(xiàn)所需壓擺率。希望本文介紹的各種方法可以幫助您避免這個(gè)問題。