新思科技近日宣布，全面升級其高性能硬件輔助驗證（HAV）產(chǎn)品組合，推出全新一代HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)。

這兩種解決方案都基于新款的AMD Versal Premium VP1902自適應片上系統(tǒng)（SoC），運行時性能、編譯時間和調(diào)試效率都得到了顯著提升。

相較于業(yè)界容量最高、密度最佳的硬件加速系統(tǒng)ZeBu Server 5，全新升級的ZeBu仿真系統(tǒng)，運行速度更高，能夠處理高達154億邏輯門的設計規(guī)模。這讓開發(fā)者能夠在性能、容量與密度之間擁有更大的靈活性。

此外，開發(fā)者還將受益于更快的軟件啟動體驗（如在移動應用中啟動Android系統(tǒng)）。同時，混合仿真現(xiàn)在支持更新、更快的新思科技Virtualizer虛擬原型多線程技術。

最為重要的是，新思科技正在與客戶合作，通過將模塊化HAV方法從HAPS原型設計擴展到ZeBu硬件加速，克服超過600億邏輯門規(guī)模先進設計的驗證挑戰(zhàn)。

推動這些擴張的因素是什么？

復合復雜性（涵蓋軟件、硬件、接口和工作負載優(yōu)化架構）為當前最先進芯片、系統(tǒng)級芯片（SoC）和Multi-Die設計的開發(fā)者帶來了巨大的挑戰(zhàn)。特別是驗證和軟件開發(fā)過程可能需要在仿真、硬件加速和原型設計階段完成數(shù)千萬億個測試和驗證周期。因此，人們明顯需要更快的HAV解決方案，以加速先進芯片設計的開發(fā)和驗證，并為其所支持的軟件定義系統(tǒng)的優(yōu)化功能提供保障。

▲圖1：日益復雜的形勢推動著硬件輔助驗證需求的發(fā)展

新思科技始終處于HAV創(chuàng)新的前沿。HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)均采用新思科技在2022年推出的突破性概念：硬件加速和原型就緒（EP-Ready）硬件概念，并采用AMD最新的現(xiàn)場可編程門陣列（FPGA）技術發(fā)展創(chuàng)新，進而為不同設計規(guī)模和用例提供業(yè)界領先的性能。

通過這種方式，HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)可實現(xiàn)超強靈活性，提高客戶投資回報率，并最終改變先進芯片和軟件定義系統(tǒng)的驗證流程。

針對性能進行了優(yōu)化：新一代原型HAPS-200

HAPS-200以業(yè)界領先的運行效率，為高性能硬件和軟件驗證任務提供出色支持。同時，它也是接口協(xié)議驗證、合規(guī)性測試及高速認證的理想選擇。

與其前代產(chǎn)品HAPS-100相比，新產(chǎn)品的性能提高至2倍，調(diào)試帶寬增加至4倍

使用異步設計架構，實現(xiàn)高達數(shù)十MHz的速度，接口協(xié)議子系統(tǒng)的速度可達400MHz以上

可與現(xiàn)有的HAPS-100原型環(huán)境、HT3連接器和配件一同使用

從單個FPGA擴展到多機架設置，容量高達10.8 BG

輕松重新布線，以優(yōu)化性能

可通過ZeBu軟件，利用EP-Ready硬件配置為硬件加速用例

針對靈活性進行了優(yōu)化：ZeBu高性能硬件加速

ZeBu仿真系統(tǒng)為硬件加速用例（包括RTL驗證和性能/低功耗分析）、軟件啟動和高級調(diào)試提供業(yè)界領先的性能。

與其前代產(chǎn)品ZeBu EP1和ZeBu EP2相比，新一代ZeBu產(chǎn)品的性能提高至2倍、調(diào)試帶寬增加至8倍、容量擴大至6倍，編譯速度也有一定的提升。

最大容量擴展至154億邏輯門。

提供更強大的跟蹤內(nèi)存，能夠快速實時捕獲設計波形和調(diào)試軌跡。

EP-Ready硬件可通過HAPS ProtoCompiler配置為原型設計用例。

EP-Ready硬件提供出色的投資回報率和極致靈活性

HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)均基于EP-Ready硬件，支持通過軟件和布線重新配置，以適應從詳細RTL驗證至高速軟件驗證等所有硬件加速和原型設計用例。除了提供優(yōu)越的投資回報率（ROI）之外，這種靈活性還直接解決了驗證規(guī)劃中的一大挑戰(zhàn)性難題。

長期以來，設計團隊在做出硬件決策和投資時，往往需要依賴對驗證需求的早期預測。在這種情況下，隨著項目和需求的發(fā)展，他們經(jīng)常會遇到資源短缺（需要進行更多預測和投資）或利用不足（浪費預算）等問題。

我們的EP-Ready硬件平臺消除了這種不確定性和相關投資需求，在以下方面有顯著改善：

資源優(yōu)化：團隊可以使用單一硬件平臺支持所有驗證用例（并同時管理多個項目），而無需維護用于硬件加速和原型設計的各種異構硬件池。

降低風險：重新配置硬件的能力降低了與早期驗證規(guī)劃決策相關的風險。隨著項目需求的變化，團隊可以調(diào)整其驗證方法，而無需額外購置新硬件。

運營效率：管理用于硬件加速和原型系統(tǒng)的單一硬件平臺可以減少操作復雜性、培訓和維護。

▲圖2：新思科技EP-Ready硬件平臺具有兩個用于硬件加速和原型系統(tǒng)的軟件堆棧

我們的EP-Ready硬件基于統(tǒng)一的計算平臺，集成了最新的AMD VP1902自適應SoC、電纜、內(nèi)存和接口協(xié)議解決方案。通過靈活的布線和軟件配置，用戶可以根據(jù)需求選擇同步時鐘實現(xiàn)設計靈活性，或采用異步時鐘優(yōu)化性能表現(xiàn)。隨著多個（通常是并行的）項目需求的變化，EP-Ready硬件能夠快速重新配置，滿足不同場景的需求。

模塊化HAV方法可擴展容量，減少軟件啟動的時間和成本

現(xiàn)代芯片架構本質(zhì)上是模塊化的，多個小芯片通過UCIe等標準以及AXI和CHI等協(xié)議連接。硬件和軟件復雜性的不斷增加，導致小芯片呈分散化趨勢，驗證方法也隨之向模塊化發(fā)展。

▲圖3：新思科技模塊化HAV方法

我們的模塊化HAV方法使用戶能夠?qū)⒋笮驮O計分解為可以獨立驗證的單個組件，然后便可以將其集成到更大的SoC或Multi-Die封裝中。團隊可以在自然邊界處分割設計，例如UCIe接口和AXI/CHI協(xié)議。

驗證完成后，就可以使用廣泛的接口協(xié)議解決方案組合連接這些單獨的組件。這些方案針對每個協(xié)議的延遲容忍度都進行了優(yōu)化，使得SoC和系統(tǒng)驗證團隊能夠維護現(xiàn)有的功能驗證結構，讓每個組件以最佳速度執(zhí)行。

模塊化HAV方法支持經(jīng)過擴展的新思科技HAV產(chǎn)品組合，并在以下方面有所改進：

可擴展性：支持超過600億邏輯門的驗證容量，團隊可以高效驗證用于AI訓練、先進數(shù)據(jù)中心處理器和高性能計算的最大SoC和Multi-Die設計。

生產(chǎn)效率：多個團隊可以并行處理不同的子系統(tǒng)，大幅提高驗證速度和效率。更改某個子系統(tǒng)時不需要重新驗證其他子系統(tǒng)。使用較小的子系統(tǒng)時，軟件啟動速度也更快。

新思科技HAV產(chǎn)品組合：半導體和設計創(chuàng)新的基石

HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)代表了硬件輔助驗證領域的重大飛躍。作為我們高性能HAV產(chǎn)品組合的擴展，它們?yōu)橛脩籼峁┝藘?yōu)化的性能、容量、可擴展性和密度。通過軟件和電纜的重新配置，這些工具展現(xiàn)出超強的靈活性，能夠支持多個項目或根據(jù)項目需求動態(tài)調(diào)整系統(tǒng)資源。

隨著行業(yè)向更集成、更復雜、軟件定義的系統(tǒng)發(fā)展，早期軟件驗證和高效芯片驗證流程變得愈發(fā)重要。HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)和完整的新思科技HAV產(chǎn)品組合正在幫助行業(yè)應對并克服軟件、硬件、接口和架構的復合復雜性，為半導體設計的未來奠定堅實基礎。