一、項(xiàng)目背景與核心目標(biāo)

PULP（Parallel Ultra Low Power）是由瑞士蘇黎世聯(lián)邦理工學(xué)院（ETH Zurich）和意大利博洛尼亞大學(xué)（University of Bologna）于2013年聯(lián)合發(fā)起的開(kāi)源多核計(jì)算平臺(tái)。其核心目標(biāo)是為物聯(lián)網(wǎng)（IoT）終端節(jié)點(diǎn)和邊緣計(jì)算設(shè)備提供低功耗、高性能的嵌入式解決方案。通過(guò)硬件與軟件的協(xié)同優(yōu)化，PULP在毫瓦級(jí)功耗下實(shí)現(xiàn)高效并行計(jì)算，滿足傳感器數(shù)據(jù)流處理、實(shí)時(shí)信號(hào)處理等需求。
*附件：pulp-master.zip

二、技術(shù)架構(gòu)解析

1. 硬件設(shè)計(jì)

• 核心處理器 ：
  • RI5CY ：4級(jí)流水線、支持RV32IMC指令集的RISC-V內(nèi)核，擴(kuò)展硬件循環(huán)、乘累加指令（MAC）等DSP功能，主頻可達(dá)250MHz，對(duì)標(biāo)ARM Cortex-M4。
  • zero-riscy ：2級(jí)流水線、面向極低功耗場(chǎng)景的RISC-V內(nèi)核，支持RV32IC指令集，適用于簡(jiǎn)單控制任務(wù)。
• 多核集群 ：PULP采用 多核并行架構(gòu) （如8核集群），通過(guò)共享指令緩存（L1 Cache）和緊耦合數(shù)據(jù)緩存（SCM）提升并行效率，解決多核一致性問(wèn)題。
• 硬件加速器 ：
  • uDMA（自主I/O子系統(tǒng)） ：實(shí)現(xiàn)高效外設(shè)通信，減少CPU負(fù)載。
  • HWPEs（硬件處理引擎） ：集成針對(duì)信號(hào)處理、神經(jīng)網(wǎng)絡(luò)的專(zhuān)用加速單元，提升卷積運(yùn)算效率。

2. 內(nèi)存與總線

• 內(nèi)存子系統(tǒng) ：支持多級(jí)緩存架構(gòu)（如L1/L2 Cache）、SRAM和閃存分區(qū)，優(yōu)化數(shù)據(jù)吞吐。
• 總線互聯(lián) ：AXI總線連接主核心與外設(shè)，APB總線掛載SPI、I2C、UART等接口，支持低延遲通信。

3. 低功耗設(shè)計(jì)

• 動(dòng)態(tài)電壓頻率調(diào)節(jié)（DVFS） ：根據(jù)負(fù)載調(diào)整電壓和頻率。
• 電源門(mén)控 ：關(guān)閉閑置模塊以節(jié)省功耗。
• 事件驅(qū)動(dòng)中斷 ：減少輪詢(xún)開(kāi)銷(xiāo)，典型功耗低于10mW。

三、軟件生態(tài)與開(kāi)發(fā)工具

1. 操作系統(tǒng)支持

• FreeRTOS ：輕量級(jí)實(shí)時(shí)系統(tǒng)，適用于資源受限設(shè)備。
• Nuttx ：支持文件系統(tǒng)、網(wǎng)絡(luò)協(xié)議棧，適合復(fù)雜嵌入式應(yīng)用。

2. 工具鏈

• RISC-V GCC工具鏈 ：支持RV32IMC擴(kuò)展指令編譯。
• Pulp-SDK ：提供硬件抽象層（HAL）、驅(qū)動(dòng)庫(kù)及調(diào)試工具。
• 仿真與驗(yàn)證 ：基于Verilator和ModelSim的RTL仿真環(huán)境，支持FPGA部署。

3. 應(yīng)用開(kāi)發(fā)

• 機(jī)器學(xué)習(xí) ：通過(guò)HWPEs加速CNN推理，支持TensorFlow Lite模型部署。
• 信號(hào)處理 ：優(yōu)化FFT、濾波器算法，適用于生物傳感和音頻處理。

四、典型應(yīng)用場(chǎng)景

1. 物聯(lián)網(wǎng)終端 ：處理多傳感器數(shù)據(jù)流（如加速度計(jì)、麥克風(fēng)陣列），適用于智能農(nóng)業(yè)、工業(yè)監(jiān)測(cè)。
2. 邊緣AI ：GAP8處理器搭載神經(jīng)處理器（NPU），實(shí)現(xiàn)本地化圖像識(shí)別與語(yǔ)音處理。
3. 醫(yī)療設(shè)備 ：低功耗ECG監(jiān)測(cè)、可穿戴健康設(shè)備，支持長(zhǎng)時(shí)間運(yùn)行。
4. 自動(dòng)駕駛感知 ：實(shí)時(shí)處理激光雷達(dá)點(diǎn)云數(shù)據(jù)，優(yōu)化路徑規(guī)劃。

五、開(kāi)源生態(tài)與合作模式

• 管理架構(gòu) ：由lowRISC基金會(huì)主導(dǎo)標(biāo)準(zhǔn)化，聯(lián)合西部數(shù)據(jù)、新唐科技等企業(yè)推動(dòng)商業(yè)化。
• 社區(qū)貢獻(xiàn) ：
  • 學(xué)術(shù)機(jī)構(gòu) ：蘇黎世聯(lián)邦理工學(xué)院貢獻(xiàn)Zero-riscy核心，探索抗量子加密協(xié)議。
  • 產(chǎn)業(yè)合作 ：Google將RI5CY集成至Pixel Visual Core評(píng)估，NXP用于車(chē)用MCU。
• 衍生項(xiàng)目 ：
  • Pulpino ：?jiǎn)魏?a target="_blank">微控制器平臺(tái)，簡(jiǎn)化PULP架構(gòu)用于教學(xué)和小型設(shè)備。
  • Pulp-DroneNet ：面向無(wú)人機(jī)的視覺(jué)處理框架，集成硬件加速器實(shí)現(xiàn)實(shí)時(shí)避障。

六、挑戰(zhàn)與未來(lái)展望

1. 技術(shù)挑戰(zhàn) ：
   • 制造依賴(lài) ：部分工藝依賴(lài)臺(tái)積電55nm/28nm制程，尚未完全實(shí)現(xiàn)開(kāi)源流片。
   • 生態(tài)碎片化 ：需與Arm TrustZone、Intel SGX等閉源方案競(jìng)爭(zhēng)，推動(dòng)RISC-V軟件工具鏈統(tǒng)一。
2. 未來(lái)方向 ：
   • 異構(gòu)計(jì)算 ：整合CPU、GPU、NPU，支持更復(fù)雜的AI推理任務(wù)。
   • 車(chē)規(guī)級(jí)應(yīng)用 ：拓展至車(chē)載ECU和自動(dòng)駕駛芯片，滿足功能安全標(biāo)準(zhǔn)（ISO 26262）。
   • 量子安全 ：研究抗量子攻擊的硬件加密模塊。

七、總結(jié)

PULP通過(guò)開(kāi)源硬件設(shè)計(jì)和 模塊化架構(gòu) ，成為物聯(lián)網(wǎng)與邊緣計(jì)算領(lǐng)域的標(biāo)桿平臺(tái)。其多核并行、低功耗特性在AIoT場(chǎng)景中展現(xiàn)出顯著優(yōu)勢(shì)，未來(lái)有望通過(guò)生態(tài)擴(kuò)展和技術(shù)迭代，推動(dòng)RISC-V在工業(yè)與消費(fèi)電子中的普及。

參考GitHub
https://github.com/pulp-platform/pulp

PULP平臺(tái)

PULP （Parallel Ultra-Low-Power） 是一個(gè)開(kāi)源多核計(jì)算平臺(tái)，是蘇黎世聯(lián)邦理工學(xué)院和博洛尼亞大學(xué)之間持續(xù)合作的一部分 - 始于 2013 年。

PULP 架構(gòu)針對(duì)需要靈活處理多個(gè)傳感器生成的數(shù)據(jù)流的物聯(lián)網(wǎng)終端節(jié)點(diǎn)應(yīng)用，例如加速度計(jì)、低分辨率攝像頭、麥克風(fēng)陣列、生命體征監(jiān)測(cè)器。

PULP 由先進(jìn)的微控制器架構(gòu)組成，在完整性和復(fù)雜性方面比 PULPino 領(lǐng)先了一大步，負(fù)責(zé)自主 I/O、高級(jí)數(shù)據(jù)預(yù)處理、外部中斷，并包括一個(gè)緊密耦合的處理器集群，計(jì)算密集型內(nèi)核掃描從主處理器卸載到該集群。PULP 架構(gòu)包括：

• RI5CY 內(nèi)核或零 riscy 內(nèi)核作為主內(nèi)核
• 自主輸入/輸出子系統(tǒng) （uDMA）
• 新的內(nèi)存子系統(tǒng)
• 支持硬件處理引擎 （HWPE）
• 新的簡(jiǎn)單中斷控制器
• 新外設(shè)
• 新的并行計(jì)算集群
• 新系統(tǒng) DMA
• 新建事件單元
• 新 SDK

RISCY 是一個(gè)有序的單發(fā)射內(nèi)核，具有 4 個(gè)流水線級(jí)，它具有接近 1 的 IPC，完全支持基本整數(shù)指令集 （RV32I）、壓縮指令 （RV32C） 和乘法指令集擴(kuò)展 （RV32M）。它可以配置為具有單精度浮點(diǎn)指令集擴(kuò)展 （RV32F）。它實(shí)現(xiàn)了多個(gè) ISA 擴(kuò)展，例如：硬件循環(huán)、后遞增加載和存儲(chǔ)指令、位作指令、MAC作、支持定點(diǎn)作、打包 SIMD 指令和點(diǎn)積。它旨在提高超低功耗信號(hào)處理應(yīng)用的能效。RISCY 實(shí)現(xiàn)了 1.9 特權(quán)規(guī)范的子集。有關(guān)內(nèi)核的更多信息，請(qǐng)參見(jiàn)http://ieeexplore.ieee.org/abstract/document/7864441/ 和 IP 文檔。

Zero-Riscy 是一個(gè)有序、單發(fā)射內(nèi)核，具有 2 個(gè)流水線級(jí)，它完全支持基本整數(shù)指令集 （RV32I） 和壓縮指令 （RV32C）。它可以配置為具有乘法指令集擴(kuò)展 （RV32M） 和減少的寄存器數(shù)擴(kuò)展 （RV32E）。它旨在針對(duì)超低功耗和超低面積限制。zero-riscy 實(shí)現(xiàn) 1.9 特權(quán)規(guī)范的子集。有關(guān)內(nèi)核的更多信息，請(qǐng)參見(jiàn)http://ieeexplore.ieee.org/document/8106976/ 和 IP 文檔。

PULP 包括一個(gè)新的高效 I/O 子系統(tǒng)，通過(guò) uDMA （micro-DMA） 與外設(shè)自主通信。內(nèi)核只需要對(duì) uDMA 進(jìn)行編程并等待它處理傳輸。有關(guān)內(nèi)核的更多信息，請(qǐng)參見(jiàn)http://ieeexplore.ieee.org/document/8106971/ 和 IP 文檔。

PULP 支持接口上的 I/O，例如：

• SPI （作為主設(shè)備）
• I2S 系列
• 攝像頭接口 （CPI）
• I2C 接口
• 串口
• JTAG

PULP 還支持集成硬件加速器 （HardwareProcessing Engines），這些加速器與 RI5CY 內(nèi)核共享內(nèi)存，并在內(nèi)存映射上編程?？梢栽?hwpe-mac-engine 中找到一個(gè)示例加速器，該加速器在定點(diǎn)值的向量上執(zhí)行乘法累加（更新 IP 后：請(qǐng)參閱下面的“入門(mén)”部分）。hwpe-stream 和 hwpe-ctrl 文件夾包含將流加速器插入數(shù)據(jù)和控制平面上的 PULP 系統(tǒng)所需的 IP。有關(guān)如何設(shè)計(jì)和集成此類(lèi)加速器的更多信息，請(qǐng)參閱 hwpe-stream/doc 和 https://arxiv.org/abs/1612.05974。

開(kāi)始

[](https://github.com/pulp-platform/pulp#getting-started)

先決條件

[](https://github.com/pulp-platform/pulp#prerequisites)

為了能夠使用 PULP 平臺(tái)，您需要 PULP 工具鏈。獲取說(shuō)明可在此處找到：https://github.com/pulp-platform/pulp-riscv-gnu-toolchain。

構(gòu)建 RTL 仿真平臺(tái)

[](https://github.com/pulp-platform/pulp#building-the-rtl-simulation-platform)

要構(gòu)建 RTL 仿真平臺(tái)，首先要獲取構(gòu)成 PULP 系統(tǒng)的最新版本的 IP：

source setup/vsim.sh

make checkout

make scripts

make build

注意：運(yùn)行腳本時(shí)可能會(huì)出現(xiàn)錯(cuò)誤（無(wú)法生成子進(jìn)程。打開(kāi)的文件太多（os 錯(cuò)誤 24）。雖然修復(fù)是 WIP，但解決方法是通過(guò)設(shè)置（例如 ulimit）4096 （ulimit -n 4096） 來(lái)增加計(jì)算機(jī)可用的進(jìn)程數(shù)。

此命令構(gòu)建一個(gè)不依賴(lài)于外圍設(shè)備的外部模型的仿真平臺(tái)版本。有關(guān)如何插入某些型號(hào)的真實(shí) SPI、I2C、I2S 外設(shè)的詳細(xì)信息，請(qǐng)參見(jiàn)下文（專(zhuān)有驗(yàn)證 IP）。

默認(rèn)的依賴(lài)管理是使用 bender 來(lái)收集 IP 來(lái)完成的。如果您想使用舊版 IPApproX 工具，請(qǐng)?jiān)O(shè)置 IPAPPROX 環(huán)境變量，例如通過(guò)運(yùn)行 export IPAPPROX=1，并繼續(xù)作，風(fēng)險(xiǎn)自負(fù)。

在 IP 上工作

[](https://github.com/pulp-platform/pulp#working-on-ips)

處理單個(gè) IP 的最簡(jiǎn)單方法是使用 bender 和以下命令克隆它：

./bender clone $IP

這會(huì)將 IP 檢出到 working_dir 目錄，在那里可以修改 IP 并提交和推送更改。正確的鏈接將通過(guò) Bender.local 文件中的覆蓋來(lái)設(shè)置，從而強(qiáng)制 bender 工具使用此版本的依賴(lài)項(xiàng)。要構(gòu)建平臺(tái)，請(qǐng)確保在調(diào)用 ./bender clone 后從上面的 make scripts 步驟開(kāi)始。

更改完成后，請(qǐng)確保使用新版本相應(yīng)地更新調(diào)用 IP 依賴(lài)項(xiàng)的軟件包中的 Bender.yml 文件。bender parents 命令可以幫助確定哪些依賴(lài)項(xiàng)的 Bender.yml 文件需要更新。請(qǐng)注意，在修改依賴(lài)項(xiàng)版本時(shí)，需要調(diào)用 ./bender update 命令以重新解析正確的版本。更新完成后，可以刪除 Bender.local 中的相應(yīng)行以恢復(fù)正常的依賴(lài)項(xiàng)解析，不再使用 working_dir 中的版本（請(qǐng)務(wù)必調(diào)用 ./bender update）。有關(guān)更多信息，請(qǐng)查看 bender 文檔。

下載并運(yùn)行簡(jiǎn)單的 C 回歸測(cè)試

[](https://github.com/pulp-platform/pulp#downloading-and-running-simple-c-regression-tests)

最后，您可以下載并運(yùn)行測(cè)試;為此，您可以查看以下存儲(chǔ)庫(kù)：

• 運(yùn)行時(shí)測(cè)試：https://github.com/pulp-platform/regression_tests
• 紙漿運(yùn)行時(shí)間：https://github.com/pulp-platform/pulp-runtime

現(xiàn)在你可以將目錄更改為你喜歡的測(cè)試，例如：對(duì)于 hello worldtest，運(yùn)行

git clone https://github.com/pulp-platform/regression_tests.git

git clone https://github.com/pulp-platform/pulp-runtime.git

source pulp-runtime/configs/pulp.sh

export PATH=*path to riscv gcc toolchain*/bin:$PATH

export PULP_RISCV_GCC_TOOLCHAIN= *path to riscv gcc toolchain*

cd regression_tests/hello

mae clean all run gui=1

開(kāi)源仿真平臺(tái)依靠 JTAG 來(lái)模擬 PULP L2 內(nèi)存的預(yù)加載。如果您想模擬更真實(shí)的場(chǎng)景（例如訪問(wèn)外部 SPI Flash），請(qǐng)查看以下部分。

如果您想查看 Modelsim GUI，只需鍵入

make conf gui=1

在開(kāi)始模擬之前。

如果要保存（壓縮的）VCD 以供進(jìn)一步檢查，請(qǐng)鍵入

make conf vsim/script=export_run.tcl

在開(kāi)始模擬之前。您將在build//pulp/export.vcd.gz 中找到 VCD，其中 是測(cè)試的 C 源代碼的名稱(chēng)。

專(zhuān)有驗(yàn)證 IP

[](https://github.com/pulp-platform/pulp#proprietary-verification-ips)

完整的仿真平臺(tái)可以利用一些商用 SPI、I2C、I2S 外設(shè)模型連接到開(kāi)源 PULP 仿真平臺(tái)。在 rtl/vip/spi_flash、rtl/vip/i2c_eeprom、rtl/vip/i2s 中，您可以找到安裝 SPI、I2C 和 I2S 型號(hào)的說(shuō)明。

安裝 SPI flash 模型后，可以切換到更真實(shí)的引導(dǎo)模擬，其中 PULP 的內(nèi)部 ROM 用于執(zhí)行初始引導(dǎo)并開(kāi)始從 SPI flash 中自主獲取程序。為此，測(cè)試臺(tái)的 LOAD_L2 參數(shù)必須從JTAG 切換到 STANDALONE。

PULP-SDK 開(kāi)發(fā)工具包

[](https://github.com/pulp-platform/pulp#pulp-sdk)

如果您是軟件開(kāi)發(fā)人員，您可以在此處找到 PULP-SDK：https://github.com/pulp-platform/pulp-sdk。

PULP 平臺(tái)結(jié)構(gòu)

[](https://github.com/pulp-platform/pulp#pulp-platform-structure)

按照 入門(mén) 部分所述進(jìn)行完全設(shè)置后，此根存儲(chǔ)庫(kù)的結(jié)構(gòu)如下：

• rtl/tb 包含主平臺(tái) TestBench 和相關(guān)文件。
• rtl/vip 包含用于模擬外部外設(shè)的驗(yàn)證 IP，例如 SPI 閃光燈和相機(jī)。
• rtl 還可以包含其他材料（例如，全局包含、頂級(jí)文件）
• sim 包含 ModelSim/QuestaSim 仿真平臺(tái)。
• pulp-sdk 包含 PULP 軟件開(kāi)發(fā)包;pulp-sdk/tests包含隨 SDK 一起發(fā)布的所有測(cè)試。
• Bender.yml 包含 bender 工具的所有依存關(guān)系和源文件信息。

要求

[](https://github.com/pulp-platform/pulp#requirements)

RTL 平臺(tái)有以下要求：

• 相對(duì)較新的基于 Linux 的作系統(tǒng);我們測(cè)試了 Ubuntu 16.04 和CentOS 7。
• ModelSim 的最新版本（我們使用 10.6b 版本對(duì)其進(jìn)行了測(cè)試）。
• Python 3.4，安裝了 pyyaml 模塊（您可以通過(guò)pip3 install pyyaml 獲取它）。
• SDK 有自己的依賴(lài)項(xiàng)，如https://github.com/pulp-platform/pulp-sdk/blob/master/README.md

倉(cāng)庫(kù)組織

[](https://github.com/pulp-platform/pulp#repository-organization)

PULP 平臺(tái)是高度分層的，各種 IP 的 Git 存儲(chǔ)庫(kù)遵循層次結(jié)構(gòu)，以保持最大的靈活性。IP 更新系統(tǒng)的大部分復(fù)雜性都隱藏在 bender 工具后面;但是，需要了解一些詳細(xì)信息：

• 不要假設(shè)任意 IP 的 master 分支是穩(wěn)定的;許多內(nèi)部 IP 可能包含其歷史記錄的某個(gè)時(shí)間點(diǎn)的不穩(wěn)定更改。相反，在頂級(jí)平臺(tái)（pulpissimo、pulp）中，我們總是使用穩(wěn)定版本的 IP。因此，您應(yīng)該能夠安全地使用 pulpissimo 的master 分支。
• 默認(rèn)情況下，將使用 HTTPS 從 GitHub 收集 IP。這使得每個(gè)人都可以在不先將 SSH 密鑰上傳到 GitHub 的情況下克隆它們。但是，對(duì)于開(kāi)發(fā)來(lái)說(shuō)，使用 SSH 通常更容易，特別是如果您想將更改推回去。

用于收集 IP 和創(chuàng)建仿真腳本的工具具有許多功能，這些功能不一定適用于最終用戶(hù)，但對(duì)開(kāi)發(fā)人員可能很有用;如果您想了解更多信息，例如將 ownrepository 集成到流程中，您可以在https://github.com/pulp-platform/bender/blob/master/README.md 中找到文檔