概述
MAX9394/MAX9395由一個(gè)2:1復(fù)用器和一個(gè)1:2解復(fù)用器以及環(huán)回電路組成。復(fù)用器部分(通道B)接受兩路低壓差分信號(hào)(LVDS)輸入，產(chǎn)生單路LVDS輸出。解復(fù)用器部分(通道A)則接受單路LVDS輸入，產(chǎn)生兩路并行的LVDS輸出。MAX9394/MAX9395的環(huán)回模式可將通道A輸入連接到通道B輸出，并將選定的通道B輸入連接到通道A輸出。
數(shù)據(jù)表：*附件：MAX9394 復(fù)用器和解復(fù)用器技術(shù)手冊(cè).pdf

三個(gè)LVCMOS/LVTTL邏輯輸入控制著輸入和輸出之間的內(nèi)部連接，其中一個(gè)用于通道B的復(fù)用器部分(BSEL)，其余兩個(gè)用于通道A和B的環(huán)回控制(LB_SELA和LB_SELB)。各差分輸出對(duì)具有獨(dú)立的使能輸入以增加設(shè)計(jì)的靈活性。

對(duì)于未加驅(qū)動(dòng)的輸入或者當(dāng)共模電壓超過(guò)規(guī)定范圍時(shí)，失效保護(hù)電路強(qiáng)制輸出位于差分低狀態(tài)。MAX9394為HSTL、LVDS和其他以地為參照的差分輸入提供高電平的輸入失效保護(hù)檢測(cè)。MAX9395為CML、LVPECL和其他以VCC為參照的差分輸入提供低電平的失效保護(hù)檢測(cè)。

極低的91psP-P (最大)偽隨機(jī)碼序列(PRBS)抖動(dòng)保證了高速鏈路的可靠通信，這些鏈路對(duì)定時(shí)誤差十分敏感，特別是那些結(jié)合了時(shí)鐘和數(shù)據(jù)恢復(fù)或者串行器和解串器的系統(tǒng)。高速切換性能可保證1.5GHz的工作速度和低于87ps (最大)的通道間偏差。

LVDS輸入和輸出符合TIA/EIA-644 LVDS標(biāo)準(zhǔn)。LVDS輸出可驅(qū)動(dòng)100Ω負(fù)載。MAX9394/MAX9395采用32引腳的TQFP，可工作在擴(kuò)展工業(yè)級(jí)溫度范圍(-40°C至+85°C)。

應(yīng)用

• 局端背板時(shí)鐘分配
• DSLAM
• 故障容錯(cuò)系統(tǒng)
• 高速電信/數(shù)據(jù)通信設(shè)備
• 保護(hù)開(kāi)關(guān)

特性

• 保證1.5GHz工作時(shí)250mV差分輸出擺幅
• 同步環(huán)回控制
• 2ps~(RMS)~ (最大)隨機(jī)抖動(dòng)
• 交流規(guī)范保證150mV的差分輸入
• 信號(hào)輸入可接受任何差分信號(hào)標(biāo)準(zhǔn)
• 時(shí)鐘或高速數(shù)據(jù)采用LVDS輸出
• 高電平輸入失效保護(hù)檢測(cè)(MAX9394)
• 低電平輸入失效保護(hù)檢測(cè)(MAX9395)
• 3.0V至3.6V電源電壓范圍
• LVCMOS/LVTTL邏輯輸入

典型操作電路

典型操作特性

引腳描述

詳細(xì)說(shuō)明

低壓差分信號(hào)（LVDS）接口標(biāo)準(zhǔn)為在受控阻抗介質(zhì)上進(jìn)行點(diǎn)對(duì)點(diǎn)通信提供了一種信令方法，該標(biāo)準(zhǔn)由美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)（ANSI）TIA/EIA - 644 定義。LVDS 使用比其他通信標(biāo)準(zhǔn)更低的電壓擺幅，在降低電磁輻射和系統(tǒng)對(duì)噪聲敏感度的同時(shí)，實(shí)現(xiàn)了更高的數(shù)據(jù)速率并降低了功耗。

MAX9394/MAX9395 高速、低功耗 2:1 多路復(fù)用器和帶環(huán)回功能的 1:2 解復(fù)用器，可在本地輸入和遠(yuǎn)程信號(hào)源之間進(jìn)行信號(hào)冗余切換，以實(shí)現(xiàn)存儲(chǔ)應(yīng)用。這些器件為兩個(gè)遠(yuǎn)程接收器選擇并緩沖單個(gè)本地輸出信號(hào)。

多路復(fù)用器部分（通道 B）接受兩個(gè)差分輸入，并生成單個(gè) LVDS 輸出。解復(fù)用器部分（通道 A）接受單個(gè)差分輸入，并生成兩個(gè)并行 LVDS 輸出。MAX9394/MAX9395 的獨(dú)特之處在于，環(huán)回模式將通道 A 的輸入連接到通道 B 的輸入，并將所選輸入連接到通道 B 的輸出。LB_SELA 和 LB_SELB 引腳可獨(dú)立控制每個(gè)通道的環(huán)回模式。

三個(gè) LVCMOS/LVTTL 邏輯引腳控制輸入與輸出之間的內(nèi)部連接，一個(gè)用于通道 B 的多路復(fù)用部分（BSEL），另外兩個(gè)用于通道 A 的環(huán)回控制（LB_SELA 和 LB_SELB）。每個(gè)差分輸出引腳的獨(dú)立使能輸入為電路設(shè)計(jì)提供了額外的靈活性。

輸入故障保護(hù)

MAX9394/MAX9395 的差分輸入具備內(nèi)部故障保護(hù)功能。故障保護(hù)電路會(huì)在輸入未被驅(qū)動(dòng)，或者共模電壓超出規(guī)定范圍時(shí)，強(qiáng)制將差分輸入設(shè)為低電平狀態(tài)。MAX9394 為 LVDS、HSTL 及其他以地為參考的差分輸入提供高電平輸入故障保護(hù)。MAX9395 為 LVPECL、CML 及其他以 VCC 為參考的差分輸入提供低電平輸入故障保護(hù)。

選擇功能

BSEL 用于選擇要通過(guò) OUTB（對(duì)于 LB_SELB = GND 時(shí)）或通過(guò) OUTA（對(duì)于 LB_SELA = VCC 時(shí)）傳輸?shù)牟罘州斎雽?duì)。LB_SEL 控制每個(gè)通道的環(huán)回功能。將 LB_SELA 連接到 GND 可啟用通道 A 的環(huán)回功能。環(huán)回功能會(huì)將通道 A 的輸入路由到通道 B 的輸出。有關(guān)邏輯電平設(shè)置，請(qǐng)參見(jiàn)表 1 和表 2，以總結(jié)輸入/輸出路由情況。

使能功能

EN 邏輯輸入用于啟用或禁用每組差分輸出。將 EN_0 連接到 VCC 可啟用 OUT_0/OUT_0 差分輸出對(duì)；將 EN_0 連接到地可禁用該差分輸出對(duì)。禁用時(shí)，差分輸出對(duì)會(huì)呈現(xiàn)差分故障低狀態(tài)。

應(yīng)用信息

差分輸入

MAX9394/MAX9395 的輸入接受任何符合差分信令標(biāo)準(zhǔn)的共模電壓范圍內(nèi)的差分信號(hào)。故障保護(hù)功能會(huì)在輸入未被驅(qū)動(dòng)，或者共模電壓超出規(guī)定范圍（對(duì)于 MAX9394，VCM ≥ VCC - 0.6V 或 VCM ≤ 0.6V；對(duì)于 MAX9395，VCM 未連接或 VCM ≥ VCC）時(shí)檢測(cè)到差分輸出低狀態(tài)。如需 MAX9394，可將未使用的輸入連接到 VCC；如需 MAX9395，可將其連接到 GND。