概述
HMC7044B 是 [HMC7044]的修訂版本，是一款高性能、雙環(huán)路、整數(shù) N 抖動衰減器，能夠為具有并行或串行（JESD204B 和 JESD204C 類型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考選擇和超低相位噪聲頻率生成。在 HMC7044B 中，溫度和電源電壓等邊緣情況下的輸出相位對齊得到了改善。HMC7044B 具有兩個整數(shù)模式 PLL 和重疊片上 VCO，它們可通過 SPI 選擇，具有分別約 2.5 GHz 和 3 GHz 的寬調(diào)諧范圍。該設備旨在滿足 GSM 和 LTE 基站設計的要求，并提供廣泛的時鐘管理和分配功能，以簡化基帶和無線電卡時鐘樹設計。HMC7044B 提供 14 個低噪聲和可配置輸出，可靈活地與許多不同的組件（包括數(shù)據(jù)轉(zhuǎn)換器、現(xiàn)場可編程門陣列 (FPGA) 和混頻器本振 (LO)）連接。

HMC7044B 的 DCLK 和 SYSREF 時鐘輸出可配置為支持信號標準，例如 CML、LVDS、LVPECL 和 LVCMOS，以及不同的偏置設置，以抵消不同的電路板插入損耗。
數(shù)據(jù)表：*附件：HMC7044B支持JESD204B和JESD204C的高性能、3.2GHz、14輸出抖動衰減器技.pdf

應用

• JESD204B 和 JESD204C 時鐘產(chǎn)生
• 蜂窩基礎設施（多載波 GSM、LTE、W-CDMA）
• 數(shù)據(jù)轉(zhuǎn)換器時鐘同步
• 微波基帶卡
• 相位陣列參考分布
  特性
• 超低均方根抖動：2457.6 MHz 時典型值為 44 fs（12 kHz 至 20 MHz）
• 本底噪聲：2457.6 MHz 時為 ?156 dBc/Hz
• 低相位噪聲：800 kHz、983.04 MHz 輸出時為 ?141.7 dBc/Hz
• 來自 PLL2 的最多 14 個 LVDS、LVPECL 或 CML 類型設備時鐘 (DCLK)
• 最大 CLKOUTx 和 SCLKOUTx 頻率高達 3200 MHz
• JESD204B 和 JESD204C 兼容系統(tǒng)參考 (SYSREF) 脈沖
• 窄帶，雙核心 VCO
• 25 ps 模擬和 ? VCO 周期數(shù)字延遲，可在每個 14 個時鐘輸出通道上獨立編程
• SPI 可編程相位噪聲與功耗
• SYSREF 有效中斷可簡化 JESD204B 和 JESD204C 同步
• 最多 2 個緩沖壓控晶體振蕩器 (VCXO) 輸出
• LVDS、LVPECL、CMOS 和 CML 模式下最多 4 個輸入時鐘
• 頻率保持模式可維持輸出頻率
• 信號丟失 (LOS) 檢測和無中斷參考切換
• 4× GPIO 警報/狀態(tài)指示器，用于確定系統(tǒng)的健康狀況
• 外部 VCO 輸入支持高達 6000 MHz
• 板載調(diào)節(jié)器可實現(xiàn)優(yōu)秀的 PSRR
• 10 mm × 10 mm 68 引腳 LFCSP 封裝

框圖

引腳配置描述

典型性能特征

典型應用電路

詳細框圖