概述
ADF4360-9是一款集成電壓控制振蕩器(VCO)的整數(shù)N分頻頻率合成器,中心頻率由外部電感設(shè)置,VCO頻率范圍為65 MHz至400 MHz。
附加的分頻器級(jí)可以對(duì)VCO信號(hào)進(jìn)行分頻。CMOS電平輸出相當(dāng)于經(jīng)過(guò)2到31之間的整數(shù)值分頻的VCO信號(hào)。如果需要,此分頻信號(hào)可以進(jìn)一步進(jìn)行二分頻處理。
所有片內(nèi)寄存器均通過(guò)簡(jiǎn)單的三線(xiàn)式接口進(jìn)行控制。該器件采用3.0 V至3.6 V電源供電,不用時(shí)可以關(guān)斷。
數(shù)據(jù)表:*附件:ADF4360-9集成VCO的時(shí)鐘發(fā)生器PLL技術(shù)手冊(cè).pdf
應(yīng)用
- 系統(tǒng)時(shí)鐘產(chǎn)生
- 測(cè)試設(shè)備
- 無(wú)線(xiàn)局域網(wǎng)(LAN)
- 有線(xiàn)電視設(shè)備
特性
- 主輸出頻率范圍:65 MHz至400 MHz
- 輔助分頻器值為2至31,輸出范圍為1.1 MHz至200 MHz
- 3.0 V至3.6 V電源供電
- 1.8 V邏輯兼容
- 整數(shù)N分頻頻率合成器
- 可編程輸出功率水平
- 三線(xiàn)式串行接口
- 數(shù)字鎖定檢測(cè)
- 軟件省電模式
框圖
時(shí)序特征
引腳配置描述
典型性能特征
電路描述
參考輸入部分
參考輸入級(jí)如圖16所示。SW1和SW2通常為閉合開(kāi)關(guān),SW3通常為斷開(kāi)開(kāi)關(guān)。當(dāng)啟動(dòng)掉電模式時(shí),SW3閉合,SW1和SW2斷開(kāi)。這確保了在掉電期間**REF_{IN}**引腳不會(huì)產(chǎn)生負(fù)載。
N計(jì)數(shù)器
CMOS N計(jì)數(shù)器可在鎖相環(huán)(PLL)反饋計(jì)數(shù)器中實(shí)現(xiàn)寬范圍的分頻比。當(dāng)壓控振蕩器(VCO)輸出頻率為400MHz或更低時(shí),該計(jì)數(shù)器可正常工作,以避免混疊,此時(shí)它也被稱(chēng)為B計(jì)數(shù)器。它能夠生成僅以參考頻率除以R為間隔的輸出頻率。VCO頻率公式為:
其中:
- **f_{VCO}**是VCO的輸出頻率。
- B是13位二進(jìn)制計(jì)數(shù)器的預(yù)設(shè)分頻比(3至8191 )。
- **f_{REF_{IN}}**是外部參考頻率。
- R是VCO分頻比。
R計(jì)數(shù)器
14位R計(jì)數(shù)器可對(duì)輸入?yún)⒖碱l率進(jìn)行分頻,以產(chǎn)生鑒頻鑒相器(PFD)的參考時(shí)鐘。允許的分頻比范圍為1至16,383。
鑒頻鑒相器(PFD)和電荷泵
PFD對(duì)R計(jì)數(shù)器和N計(jì)數(shù)器(N = B)進(jìn)行計(jì)數(shù),并輸出與兩個(gè)計(jì)數(shù)器之間的相位和頻率差成比例的信號(hào)。圖17是PFD的簡(jiǎn)化示意圖。
PFD包含一個(gè)可編程延遲元件,用于控制抗鋸齒脈沖的寬度。此脈沖可確保PFD轉(zhuǎn)換功能中不存在死區(qū),并將相位噪聲和參考雜散降至最低。R計(jì)數(shù)器中的兩位(ABP2和ABP1,見(jiàn)圖25)用于控制脈沖寬度。
鎖定檢測(cè)
LD引腳輸出鎖定檢測(cè)信號(hào)。數(shù)字鎖定檢測(cè)為高電平有效。當(dāng)R計(jì)數(shù)器中的鎖定檢測(cè)精度(LDP)鎖存器設(shè)為0,且在連續(xù)三個(gè)鑒相器周期內(nèi)相位誤差小于15ns時(shí),鎖定檢測(cè)信號(hào)置為高電平。
當(dāng)LDP設(shè)為1時(shí),連續(xù)五個(gè)周期內(nèi)相位誤差小于15ns可確定鎖定狀態(tài)。鎖定檢測(cè)信號(hào)將保持高電平,直到在后續(xù)鑒相器周期中檢測(cè)到相位誤差大于25ns。
輸入移位寄存器
ADF4360 - 9的數(shù)字部分包括一個(gè)24位輸入移位寄存器、一個(gè)14位R計(jì)數(shù)器和一個(gè)18位N計(jì)數(shù)器,其中N計(jì)數(shù)器由一個(gè)5位A計(jì)數(shù)器和一個(gè)13位B計(jì)數(shù)器組成。數(shù)據(jù)在CLK的每個(gè)上升沿以最高有效位(MSB)優(yōu)先的方式移入24位移位寄存器。數(shù)據(jù)在LE的上升沿鎖存到四個(gè)相關(guān)寄存器中。移位寄存器的復(fù)位鎖存器由控制位(C2、C1)決定。
-
振蕩器
+關(guān)注
關(guān)注
28文章
4014瀏覽量
140864 -
頻率合成器
+關(guān)注
關(guān)注
5文章
296瀏覽量
32840 -
VCO
+關(guān)注
關(guān)注
13文章
311瀏覽量
70223 -
ADF4360-9
+關(guān)注
關(guān)注
0文章
3瀏覽量
4173
發(fā)布評(píng)論請(qǐng)先 登錄
ADF4360-9,pdf datasheet (Clock
ADF4360-9 集成VCO的時(shí)鐘發(fā)生器PLL

AD9520-0:12路LVPECL/24路CMOS輸出時(shí)鐘發(fā)生器,集成2.8 GHz VCO

ADF4360-9:集成壓控振蕩器數(shù)據(jù)表的時(shí)鐘發(fā)生器PLL

AD9520-3:12集成2 GHz壓控振蕩器數(shù)據(jù)表的LVPECL/24 CMOS輸出時(shí)鐘發(fā)生器

AD9522-0:12集成2.8 GHz壓控振蕩器數(shù)據(jù)表的LVDS/24 CMOS輸出時(shí)鐘發(fā)生器

AD9520-1:12集成2.5 GHz壓控振蕩器數(shù)據(jù)表的LVPECL/24 CMOS輸出時(shí)鐘發(fā)生器

AD9520-2:12集成2.2 GHz壓控振蕩器數(shù)據(jù)表的LVPECL/24 CMOS輸出時(shí)鐘發(fā)生器

AD9522-3:12集成2 GHz壓控振蕩器數(shù)據(jù)表的LVDS/24 CMOS輸出時(shí)鐘發(fā)生器

AD9522-4:12集成1.6 GHz壓控振蕩器數(shù)據(jù)表的LVDS/24 CMOS輸出時(shí)鐘發(fā)生器

集成2.2 GHz VCO數(shù)據(jù)表的AD9522-2:12 LVDS/24 CMOS輸出時(shí)鐘發(fā)生器

AD9520-4:12集成1.6 GHz壓控振蕩器數(shù)據(jù)表的LVPECL/24 CMOS輸出時(shí)鐘發(fā)生器

評(píng)論