概述
ADF4001頻率合成器可用來(lái)實(shí)現(xiàn)要求極低噪聲、穩(wěn)定基準(zhǔn)信號(hào)的PLL的時(shí)鐘源。它由低噪聲數(shù)字鑒頻鑒相器(PFD)、精密電荷泵、可編程參考分頻器和可編程13位N分頻器組成。此外，14位參考分頻器（R分頻器）允許PFD輸入端的REFIN頻率為可選值。如果頻率合成器與外部環(huán)路濾波器和電壓控制振蕩器(VCO)或電壓控制晶體振蕩器(VCXO)一起使用，則可以實(shí)現(xiàn)完整的鎖相環(huán)(PLL)。N的最小值為1，這為時(shí)鐘產(chǎn)生提供了靈活性。
數(shù)據(jù)表：*附件：ADF4001 200MHz時(shí)鐘發(fā)生器PLL技術(shù)手冊(cè).pdf

特性

• 200 MHz帶寬
• 電源電壓范圍：2.7 V至5.5 V
• 可編程電荷泵電流
• 三線式串行接口
• 硬件和軟件掉電模式
• 模擬和數(shù)字鎖定檢測(cè)

框圖

引腳配置描述

典型性能特征

電路說明

參考輸入部分

參考輸入級(jí)如圖2所示。SW1和SW2通常處于閉合狀態(tài)，SW3通常處于斷開狀態(tài)。當(dāng)進(jìn)入掉電模式時(shí)，SW3閉合，SW1和SW2斷開。這確保了在掉電時(shí)參考引腳（(REF_{IN})）不會(huì)有負(fù)載。

射頻輸入部分

射頻輸入級(jí)如圖3所示。其后接一個(gè)兩級(jí)限幅放大器，以生成N計(jì)數(shù)器緩沖器所需的電流模式邏輯（CML）時(shí)鐘電平。

N計(jì)數(shù)器

N CMOS計(jì)數(shù)器可在鎖相環(huán)（PLL）反饋回路中實(shí)現(xiàn)較寬范圍的分頻比。允許的分頻比范圍是1到8191。

N與R的關(guān)系
N計(jì)數(shù)器與R計(jì)數(shù)器配合，能夠生成間隔僅為參考頻率除以R的輸出頻率。壓控振蕩器（VCO）頻率的計(jì)算公式為：
[ f_{VCO} = N×frac{f_{REFIN}}{R} ]

其中：

• (f_{VCO})是外部壓控振蕩器（VCO）的輸出頻率。
• (N)是13位二進(jìn)制計(jì)數(shù)器的預(yù)設(shè)分頻比（1到8191）。
• (f_{REFIN})是外部參考頻率振蕩器的頻率。
• (R)是14位二進(jìn)制可編程參考計(jì)數(shù)器的預(yù)設(shè)分頻比（1到16,383）。

R計(jì)數(shù)器

14位R計(jì)數(shù)器可對(duì)輸入?yún)⒖碱l率進(jìn)行分頻，以產(chǎn)生送往鑒頻鑒相器（PFD）的參考時(shí)鐘。允許的分頻比范圍是1到16,383 。

鑒頻鑒相器（PFD）和電荷泵

鑒頻鑒相器接收來(lái)自R計(jì)數(shù)器和N計(jì)數(shù)器的輸入，并輸出一個(gè)與兩者之間相位和頻率差成正比的信號(hào)。圖5是簡(jiǎn)化示意圖。鑒頻鑒相器包含一個(gè)可編程延遲元件，用于控制抗反沖脈沖的寬度。此脈沖功能確保了鑒頻鑒相器傳遞函數(shù)中不存在死區(qū)，并將相位噪聲以及參考雜散降至最低。參考計(jì)數(shù)器鎖存（ABP2和ABP1）中的兩位控制脈沖寬度（見表III）。

多路復(fù)用輸出（MUXOUT）和鎖定檢測(cè)

ADF4001系列的輸出多路復(fù)用器允許通過功能表中的M3、M2和M1控制MUXOUT。表V顯示了完整的真值表。圖6以框圖形式展示了MUXOUT部分。