概述
AD6673是一款11位、250 MSPS、雙通道中頻(IF)接收機(jī)，專門針對(duì)要求高動(dòng)態(tài)范圍性能、低功耗和小尺寸的電信應(yīng)用中支持多天線系統(tǒng)而設(shè)計(jì)。

該器件包括兩個(gè)高性能模數(shù)轉(zhuǎn)換器(ADC)和噪聲整形再量化器(NSR)數(shù)字模塊。每個(gè)ADC由多級(jí)、差分流水線架構(gòu)組成，并集成了輸出糾錯(cuò)邏輯，每個(gè)ADC差分流水線的第一級(jí)包含一個(gè)寬帶寬開關(guān)電容采樣網(wǎng)絡(luò)。集成基準(zhǔn)電壓源可簡(jiǎn)化設(shè)計(jì)。占空比穩(wěn)定器(DCS)補(bǔ)償ADC時(shí)鐘占空比的波動(dòng)，使轉(zhuǎn)換器保持出色的性能。
數(shù)據(jù)表：*附件：AD6673 80MHZ帶寬雙通道中頻接收機(jī)技術(shù)手冊(cè).pdf

各ADC的輸出內(nèi)部連接到NSR模塊。集成NSR電路能夠提高奈奎斯特帶寬內(nèi)較小頻段的信噪比(SNR)性能。該器件支持兩種不同的輸出模式，可通過(guò)SPI選擇。如果使能NSR特性，則在處理ADC的輸出時(shí)，AD6673可以在有限的部分奈奎斯特帶寬內(nèi)實(shí)現(xiàn)更高的SNR性能，同時(shí)保持11位輸出分辨率。

可以對(duì)NSR模塊進(jìn)行編程，以提供采樣時(shí)鐘22%或33%的帶寬。例如，當(dāng)采樣時(shí)鐘速率為250 MSPS時(shí)，在22%模式下，AD6673可以在55 MHz帶寬內(nèi)實(shí)現(xiàn)最高76.3 dBFS的SNR；在33%模式下，它可以在82 MHz帶寬內(nèi)實(shí)現(xiàn)最高73.5 dBFS的SNR。

禁用NSR模塊時(shí)，ADC數(shù)據(jù)直接以11位的分辨率提供給輸出端。這種工作模式下，AD6673能夠在整個(gè)奈奎斯特帶寬內(nèi)實(shí)現(xiàn)最高65.9 dBFS的SNR。因此，AD6673可以用于電信應(yīng)用，例如要求更寬帶寬的數(shù)字預(yù)失真觀測(cè)路徑。

默認(rèn)情況下，ADC輸出數(shù)據(jù)可以直接路由至兩個(gè)外部JESD204B串行輸出通道，這些輸出設(shè)置為電流模式邏輯(CML)電平。支持兩種模式，使得輸出編碼數(shù)據(jù)可通過(guò)一個(gè)或兩個(gè)通道發(fā)送（L = 1；F = 4或L = 2；F = 2）。單通道操作支持最高125 MSPS的轉(zhuǎn)換器速率。器件提供同步輸入控制（SYNCINB±和SYSREF±）。

產(chǎn)品特色

1. 可配置JESD204B輸出模塊集成鎖相環(huán)(PLL)，支持每通道最高5 Gbps的采樣速率（最多兩個(gè)通道）。
2. 中頻接收機(jī)包括兩個(gè)11位250 MSPS ADC，ADC具有可編程的噪聲整形再量化器(NSR)功能，當(dāng)帶寬降低至采樣速率的22%或33%時(shí)，它能提高信噪比。
3. 支持可選RF時(shí)鐘輸入以簡(jiǎn)化系統(tǒng)板設(shè)計(jì)。
4. 取得專利的差分輸入在最高至400 MHz的輸入頻率下仍保持出色的信噪比(SNR)性能。
5. 片內(nèi)1至8整數(shù)輸入時(shí)鐘分頻器和SYNC輸入支持多器件同步。
6. 采用1.8 V單電源供電。
7. 標(biāo)準(zhǔn)串行端口接口(SPI)支持各種產(chǎn)品特性和功能，例如：控制時(shí)鐘DCS、關(guān)斷模式、測(cè)試模式、 基準(zhǔn)電壓模式、超量程快速檢測(cè)以及串行輸出配置等。

應(yīng)用

• 分集無(wú)線電系統(tǒng)
• 多模式數(shù)字接收機(jī)(3G)
  TD-SCDMA、 WiMax、 WCDMA、 CDMA2000、 GSM、 EDGE、 LTE
• DOCSIS 3.0 CMTS上游接收路徑
• HFC數(shù)字反向路徑接收器
• I/Q解調(diào)系統(tǒng)s
• 智能天線系統(tǒng)
• 電子測(cè)試與測(cè)量設(shè)備
• 雷達(dá)接收機(jī)
• COMSEC無(wú)線電架構(gòu)
• IED檢測(cè)/干擾系統(tǒng)
• 通用軟件無(wú)線電
• 寬帶數(shù)據(jù)應(yīng)用
  特性
• JESD204B Subclass 0或Subclass 1編碼串行數(shù)字輸出
• 信噪比(SNR)：71.9 dBFS（185 MHz AIN，250 MSPS，NSR設(shè)為33%）
• 無(wú)雜散動(dòng)態(tài)范圍(SFDR)：88 dBc（185 MHz AIN，250 MSPS）
• 總功耗：
  707 mW (250 MSPS)
• 1.8 V電源電壓
• 1至8整數(shù)輸入時(shí)鐘分頻器
• 采樣速率最高達(dá)250 MSPS
• 中頻采樣頻率最高達(dá)400 MHz
• 模數(shù)轉(zhuǎn)換器(ADC)內(nèi)置基準(zhǔn)電壓源

框圖

時(shí)序圖

引腳配置描述

典型性能特征

等效電路

工作原理

概述

AD6673有兩個(gè)模擬輸入通道和兩個(gè)JESD204B輸出通道。信號(hào)在呈現(xiàn)于輸出端口之前，會(huì)經(jīng)過(guò)幾個(gè)處理階段。

雙ADC設(shè)計(jì)可用于處理多種載波信號(hào)，其中ADC可在同一接收鏈中獨(dú)立運(yùn)行，也可用于不同的接收鏈，使用不同的天線。該器件的采樣頻率范圍為直流至300 MHz，可運(yùn)用適當(dāng)?shù)牡屯ɑ驇?a href="http://www.www27dydycom.cn/tags/濾波器/" target="_blank">濾波器，以最小的ADC性能損失對(duì)400 MHz的模擬輸入進(jìn)行濾波處理。在400 MHz下運(yùn)行會(huì)導(dǎo)致ADC噪聲和失真增加。

它具備同步功能，可實(shí)現(xiàn)多個(gè)器件之間的定時(shí)同步。通過(guò)一個(gè)三線制、SPI兼容的串行接口對(duì)AD6673進(jìn)行編程控制。

ADC架構(gòu)

AD6673架構(gòu)由雙前端采樣保持電路組成，其后連接流水線ADC。每個(gè)階段的11位量化輸出先進(jìn)行邏輯合并，再得到11位結(jié)果，該結(jié)果會(huì)通過(guò)NSR模塊進(jìn)行處理，之后再送入數(shù)字處理邏輯。

流水線架構(gòu)使第一級(jí)能夠基于新的輸入樣本運(yùn)行，并讓其余各級(jí)對(duì)前一個(gè)樣本進(jìn)行處理，在時(shí)鐘上升沿進(jìn)行采樣。每一級(jí)采樣都通過(guò)一個(gè)低分辨率閃存ADC連接到一個(gè)開關(guān)電容放大器（MDAC）。MDAC與一個(gè)積分器/解析器配合，重建DAC輸出，并將閃存輸入反饋到下一級(jí)流水線，用于校正閃存誤差。最后一級(jí)僅由一個(gè)閃存ADC組成。

每個(gè)通道的輸入級(jí)包含一個(gè)差分采樣電路，可實(shí)現(xiàn)交流耦合或單端模式。輸出數(shù)據(jù)鎖存模塊會(huì)阻塞數(shù)據(jù)、校正誤差，并將數(shù)據(jù)輸出到外部緩沖器。輸出緩沖器由獨(dú)立電源供電，使數(shù)字輸出能夠與模擬內(nèi)核隔離。

AD6673的數(shù)字中頻接收器可同時(shí)處理兩個(gè)通道，適用于需要?jiǎng)討B(tài)接收和數(shù)字下變頻的軟件無(wú)線電和通信系統(tǒng)。雙中頻接收器設(shè)計(jì)可用于處理同一載波上的不同接收信號(hào)，也可使用不同的天線處理不同的載波信號(hào)。用戶還可以在直流至300 MHz的頻率范圍內(nèi)對(duì)輸入進(jìn)行帶通濾波，以最小的性能損失對(duì)400 MHz的模擬輸入進(jìn)行濾波。

不過(guò)，這樣做會(huì)增加ADC的噪聲和失真。它還提供同步功能，支持多個(gè)器件通過(guò)SPI兼容的三線制串行接口進(jìn)行同步。

模擬輸入注意事項(xiàng)

AD6673的模擬輸入采用差分開關(guān)電容電路，針對(duì)差分輸入信號(hào)處理進(jìn)行了優(yōu)化。

采樣電容有兩種模式：采樣模式和保持模式（見圖27）。處于采樣模式時(shí)，需在一個(gè)時(shí)鐘周期內(nèi)完成對(duì)采樣電容的充電以及設(shè)置。一個(gè)小的等值串聯(lián)電阻有助于降低驅(qū)動(dòng)源輸出級(jí)的峰值電流。可在輸入兩端并聯(lián)一個(gè)旁路電容，為動(dòng)態(tài)充電電流提供通路。這種無(wú)源網(wǎng)絡(luò)會(huì)在ADC輸入處形成一個(gè)低通濾波器，因此，具體數(shù)值取決于應(yīng)用場(chǎng)景。

在中頻欠采樣應(yīng)用中，降低采樣電容上的阻抗可減少驅(qū)動(dòng)源的負(fù)載，從而限制ADC的輸入帶寬。關(guān)于并聯(lián)電容的更多信息，請(qǐng)參考《AN - 827應(yīng)用筆記：射頻/中頻放大器接口的電阻性方法》以及Analog Dialogue文章《變壓器耦合前端與寬帶A/D轉(zhuǎn)換器》。

為實(shí)現(xiàn)最佳動(dòng)態(tài)性能，需匹配驅(qū)動(dòng)VIN+和VIN - 的源阻抗，并使輸入差分平衡。