概述
AD9857在單芯片上集成了一個(gè)高速直接數(shù)字頻率合成器(DDS)、一個(gè)高性能、高速14位數(shù)模轉(zhuǎn)換器(DAC)、時(shí)鐘乘法器電路、數(shù)字濾波器以及其它DSP功能，構(gòu)成一個(gè)完整的正交數(shù)字上變頻器。它主要用作通用I/Q調(diào)制器與捷變上變頻器、單音DDS或插值DAC，適合視成本、尺寸、功耗和動(dòng)態(tài)性能為關(guān)鍵因素的通信應(yīng)用。
數(shù)據(jù)表：*附件：AD9857 CMOS 200 MSPS、14位正交數(shù)字上變頻器技術(shù)手冊(cè).pdf

特性

• 200 MHz內(nèi)部時(shí)鐘速率
• 14位數(shù)據(jù)路徑
• 出色的動(dòng)態(tài)性能：80 dB SFDR （AOUT 為65 MHz，±100 kHz時(shí)）
• 4×至20×可編程參考時(shí)鐘倍頻器
• 參考時(shí)鐘倍頻器 PLL 鎖定檢測(cè)指示器
• 內(nèi)部32位正交DDS
• FSK功能
• 8位輸出幅度控制
• 單引腳關(guān)斷功能
• 四個(gè)可編程引腳可選信號(hào)配置
• SIN(x)/x校正（反SINC功能）
• 簡(jiǎn)化控制接口，兼容10 MHz串行、2線或3線SPI^?^

引腳配置描述

典型性能特征

單音輸出頻譜圖

輸入數(shù)據(jù)編程

控制接口——串行輸入/輸出

AD9857 串行端口是一個(gè)靈活的同步串行通信端口，可輕松與許多行業(yè)標(biāo)準(zhǔn)的微控制器和微處理器連接。其串行輸入/輸出與大多數(shù)同步串行傳輸方式兼容，包括摩托羅拉 6805/11 SPI 和英特爾 8051 SSR 協(xié)議。

該接口允許對(duì)配置 AD9857 的所有寄存器進(jìn)行讀/寫訪問(wèn)。支持單字節(jié)或多字節(jié)傳輸，以及最高有效位優(yōu)先（MSB first）或最低有效位優(yōu)先（LSB first）的傳輸格式。AD9857 串行接口可配置為單引腳輸入/輸出（SDIO）或兩個(gè)單向引腳輸入/輸出（SDIO/SDO）。

串行接口的一般操作

與 AD9857 進(jìn)行通信的一個(gè)周期有兩個(gè)階段。階段 1 是指令周期，即向 AD9857 寫入指令字節(jié)，該過(guò)程與串行時(shí)鐘（SCLK）的前八個(gè)上升沿同時(shí)進(jìn)行。指令字節(jié)為 AD9857 串行端口控制器提供有關(guān)數(shù)據(jù)傳輸周期的信息，這對(duì)應(yīng)于通信周期的階段 2。階段 1 的指令字節(jié)定義了即將進(jìn)行的數(shù)據(jù)傳輸是讀還是寫、數(shù)據(jù)傳輸?shù)淖止?jié)數(shù)（1 - 4 個(gè)），以及數(shù)據(jù)傳輸?shù)谝粋€(gè)字節(jié)的起始寄存器地址。

每個(gè)通信周期的前八個(gè) SCLK 上升沿用于向 AD9857 寫入指令字節(jié)。該通信周期剩余的 SCLK 上升沿用于階段 2 的數(shù)據(jù)傳輸。階段 2 是 AD9857 與系統(tǒng)控制器之間實(shí)際的數(shù)據(jù)傳輸。通信周期的數(shù)據(jù)傳輸階段可以傳輸 1、2、3 或 4 個(gè)數(shù)據(jù)字節(jié)，具體由指令字節(jié)決定。通常，多字節(jié)傳輸使用一個(gè)通信周期。不過(guò)，單字節(jié)通信在減少 CPU 開銷方面很有用，例如在只需要對(duì) AD9857 的睡眠位進(jìn)行寫訪問(wèn)時(shí)。

任何通信周期結(jié)束時(shí)，AD9857 串行端口控制器都會(huì)等待下一個(gè)時(shí)鐘上升沿作為下一個(gè)通信周期的指令字節(jié)。

所有輸入到 AD9857 的數(shù)據(jù)在 SCLK 的上升沿被鎖存。所有數(shù)據(jù)在 SCLK 的下降沿從 AD9857 輸出。

圖 27 和圖 28 展示了 AD9857 串行端口的數(shù)據(jù)寫入操作。圖 29 展示了 AD9857 串行端口的數(shù)據(jù)讀取操作。