概述
ADuCM420 是一款完全集成的單封裝套件，包括高性能模擬外設(shè)套件和數(shù)字外設(shè)套件（由 160MHz Arm ^?^ Cortex -M33 處理器控制）以及用于數(shù)字碼和數(shù)據(jù)的集成閃存。
數(shù)據(jù)表：*附件：ADUCM420具有MDIO接口的12位模擬輸入 輸出、Arm Cortex-M33 的精密模擬微控制器技術(shù)手冊.pdf

ADuCM420 上的模數(shù)轉(zhuǎn)換器（ADC）提供 12 位、2 MSPS 數(shù)據(jù)采集，并且在單端模式下，使用多達(dá) 12 個輸入引腳。此外，還可以測量裸片溫度和電源電壓。

ADC 輸入電壓范圍為 0 V 至 VREF。提供了一種時序控制器，使用戶可以選擇一組要按時序測量的 ADC 通道，而無需在時序期間進(jìn)行軟件干預(yù)。該時序可以選擇性地以用戶可選擇的速率自動重復(fù)。

多達(dá) 12 個通道的 12 位數(shù)模轉(zhuǎn)換器 (DAC) 具有輸出緩沖區(qū)支持。

ADuCM420 可進(jìn)行配置，以便數(shù)字和模擬輸出通過看門狗或軟件復(fù)位時序保持其輸出電壓。因此，即使在 ADuCM420 自行復(fù)位時，產(chǎn)品也可以保持功能。

ADuCM420 具有低功耗 Arm Cortex-M33 處理器和 32 位精簡指令集計(jì)算機(jī) (RISC) 機(jī)器，通過浮點(diǎn)單元 (FPU) 提供高達(dá) 240 MIPS 的峰值性能。片內(nèi)還集成了 2× 256 kB 閃存/EE 存儲器和 64 kB 靜態(tài)隨機(jī)存取存儲器 (SRAM)，兩者都具有單比特錯誤校正 (SEC)、雙比特錯誤檢測 (DED) 和錯誤檢查和糾正 (ECC)。閃存包含兩個獨(dú)立的 256 kB 模塊支持一個閃存模塊執(zhí)行程序，同時另一個閃存模塊進(jìn)行寫入/擦除操作。

ADuCM420 采用片內(nèi)振蕩器工作，鎖相環(huán)頻率為 160 MHz。該時鐘可以選擇性地進(jìn)行分頻，以降低功耗?？梢酝ㄟ^ ADuCM420 軟件設(shè)置其他低功耗模式。

該套件包括一個管理數(shù)據(jù)輸入/輸出 (MDIO) 接口，能夠以高達(dá) 10 MHz 的頻率運(yùn)行。 通過合并物理地址 (PHYADR) 和設(shè)備地址 (DEVADD) 硬件比較器，可以簡化用戶編程。不可擦除內(nèi)核數(shù)字碼與用戶閃存中的標(biāo)志相結(jié)合，使用戶數(shù)字碼在兩個獨(dú)立的硬件閃存塊之間可靠地切換。

ADuCM420 集成了一系列片內(nèi)外設(shè)，可以在應(yīng)用中根據(jù)需要在軟件控制下進(jìn)行配置。這些外設(shè)包括 2× 個通用異步接收器變送器 (UART)、3× 個 I2C 和 2× 個串行外設(shè)接口 (SPI) 串行輸入/輸出通信控制器、通用輸入/輸出 (GPIO)、32 單元可編程邏輯陣列 (PLA)、5 個通用定時器、一個喚醒定時器 (WUT) 和一個系統(tǒng)看門狗定時器 (WDT)。還提供了具有八個 16 位脈寬調(diào)制輸出通道 (PWM)。

GPIO 引腳 (Px.x) 在高阻抗輸入模式下上電。在輸出模式下，軟件在開漏模式和推挽模式之間進(jìn)行選擇。上拉和下拉電阻可以通過軟件禁用和啟用。GPIO 引腳可以根據(jù) IOVDDx 引腳配置不同的電壓電平，如 3.3 V、1.8 V 和 1.2 V。在 GPIO 輸出模式下，可以保持輸入使能以監(jiān)控 GPIO 引腳。GPIO 引腳也可編程設(shè)置為數(shù)字或模擬外設(shè)信號，在這種情況下，引腳特性需滿足特 定要求。

Arm Cortex-M3 處理器具有大量的配套生態(tài)系統(tǒng)，以簡化 ADuCM420 的產(chǎn)品開發(fā)。通過 Arm 串行線調(diào)試端口進(jìn)行訪問。片內(nèi)工廠固件支持通 過 MDIO 或 I2C 進(jìn)行在線串行下載。這些特性都集成在一個支持此精密模擬微控制器的低成本開發(fā)系統(tǒng)中。

請注意，在本數(shù)據(jù)手冊全文中，多功能引腳（例如 AIN4/VDAC0）可能使用引腳全稱或引腳的單一功能指代，例如 AIN4（如果僅與該功能相關(guān)時）。

應(yīng)用

• 光纖網(wǎng)絡(luò) 100 Gbps/200 Gbps/400 Gbps 和更高頻率模塊

特性

• 模擬輸入/輸出
  • 多通道、12-位、2 MSPS ADC
    • 高達(dá) 12 個外部通道
    • 片內(nèi)裸片溫度監(jiān)視器
    • 3 個電源監(jiān)視器通道
    • 單端模式
    • 0 V 至 VREF 模擬輸入范圍
    • 輸入緩沖區(qū)
  • 12 位電壓輸出 DACs
  • 8× 0 V 至 2.5 V， 1 kΩ 負(fù)載
  • 4× 0 V 至 2.5 V， 2.5 kΩ 負(fù)載
  • 1.25 V 或 2.5 V 片內(nèi)低漂移基準(zhǔn)電壓源
  • 緩沖的 1.25 V 或 2.5 V 輸出
  • 4 個電壓比較器
• 微控制器
• 32 位 Arm Cortex-M33 內(nèi)核，32 位 RISC 架構(gòu)，F(xiàn)PU
• 串行線端口支持?jǐn)?shù)字碼下載和調(diào)試
• 時鐘選項(xiàng)：
• 16 MHz 片內(nèi)振蕩器
• 具有可編程分頻器的 160 MHz PLL 輸出
• 外部時鐘脈沖源
• 封裝和溫度范圍
• 3.46 mm × 3.46 mm、64 球 WLCSP 封裝
• 完全指定在 ?40°C 至 +105°C 環(huán)境中運(yùn)行
• 存儲器
  • 2× 256 kB 獨(dú)立閃存/帶 ECC 的 EE 存儲器
    • 10000 次循環(huán)閃存/EE 耐久性
    • 20 年閃存/EE 保留
  • 具有 ECC 的 64 kB SRAM
• 通過 MDIO 或 I2C，可進(jìn)行軟件觸發(fā)的電路內(nèi)重編程
• 片內(nèi)外設(shè)
• 2× UART、2× SPI、3× I2C 串行輸入/輸出
• 多電平電壓（3.3 V，1.8 V，1.2 V）GPIO
• MDIO 從機(jī)的頻率高達(dá) 10 MHz
• 五個通用定時器
• 喚醒定時器 (WUT)
• 監(jiān)控定時器 (WDT)
• 32 元素 PLA
• 16 位 PWM
• 所有 GPIO 都支持外部中斷，其中五個可以支持喚醒功能
• 電源
• 多種電源：電壓 DAC 和 ADC 為 3.3 V，數(shù)字輸入/輸出為 3.3 V、1.8 V 或 1.2 V
• 低功耗應(yīng)用的操作模式
• 工具
• 低成本快速啟動開發(fā)系統(tǒng)
• 完全第三方支持

框圖

SPI時序規(guī)格：從機(jī)模式

SPI通用輸入輸出引腳（P0.3至P0.0、P1.7至P1.4）驅(qū)動強(qiáng)度設(shè)置為12 mA，IOVDD1 ≥ 1.2 V ，SPI時鐘為40 MHz。見圖3和圖4。

典型性能特征

引腳配置描述

應(yīng)用信息

電源供應(yīng)

ADuCM420的工作電源電壓為：AVDD和IOVDD0為2.85 V至3.6 V ，IOVDD1為1.2 V或1.8 V ，DVDD為1.8 V至3.6 V 。獨(dú)立的模擬（AVDD）和數(shù)字電源引腳（IOVDD1和DVDD）允許AVDD在數(shù)字信號經(jīng)常出現(xiàn)尖峰的系統(tǒng)中保持相對穩(wěn)定。在這種模式下，ADuCM420也可以采用分離電源供電。也就是說，該器件可為每個電源使用不同的電壓電平，只要滿足表1和表9中定義的每個電源的最小和最大規(guī)格即可。典型的分離電源配置如圖15所示。

作為提供兩個獨(dú)立電源的替代方案，用戶可以通過在AVDD上放置一個小串聯(lián)電阻和/或鐵氧體磁珠來降低AVDD上的噪聲，然后將模擬電源分別接地。此配置的一個示例如圖16所示。在這種配置中，其他模擬電路（如運(yùn)算放大器和電壓基準(zhǔn)）也可以從AVDD電源線路供電。

在圖15和圖16中，一個大容量（10 μF）儲能電容連接到DVDD，一個單獨(dú)的10 μF電容連接到AVDD。此外，在芯片上的每個AVDD、IOVDD0、IOVDD1和DVDD引腳附近放置本地小容量值（0.1 μF）電容。在所有板級設(shè)計(jì)中，應(yīng)包括所有這些電容，并確保較小的電容盡可能靠近每個電源引腳，且走線長度最短。將這些電容的接地端直接連接到底層接地層。

請注意，ADuCM420上的模擬和數(shù)字接地引腳在任何時候都必須參考同一系統(tǒng)接地參考點(diǎn)。

上電要求

圖17和圖18顯示了DVDD和AVDD的上電要求。圖19顯示了如果P2.3/BMP/PLA10引腳沒有外部上拉時，IOVDD0的上電要求。

推薦電路及元件參數(shù)值

使用電容對電源和穩(wěn)壓器進(jìn)行充分去耦，這些電容連接在AVDD_REG、DVDD_REG和IOVDDx引腳及其相關(guān)的接地引腳（AGND和DGND）之間。表12指出哪些接地引腳與哪些電源引腳配對。

有三個數(shù)字電源引腳：IOVDD0、IOVDD1和DVDD。用盡可能靠近這些引腳放置的0.1 μF電容對這些引腳進(jìn)行去耦。