概述
DS28E10在單一芯片內(nèi)把一次性編程224位用戶EPROM與符合FIPS 180-3安全散列算法(SHA-1)的質(zhì)詢-響應(yīng)安全認證功能結(jié)合在一起。一旦寫入數(shù)據(jù)，存儲器將自動開啟寫保護。此外，每一個器件帶有唯一的64位ROM注冊碼(ROM ID)，由工廠刻入芯片。每次可向存儲器寫入4個字節(jié)，安全的低成本工廠編程服務(wù)可對器件數(shù)據(jù)進行預(yù)編程，這也包括SHA-1安全數(shù)據(jù)部分。器件通過單觸點1-Wire?總線進行通信，遵循標準的1-Wire協(xié)議，ROM ID在多器件1-Wire網(wǎng)絡(luò)中充當節(jié)點地址。
數(shù)據(jù)表：*附件：DS28E10 1-Wire SHA-1認證器技術(shù)手冊.pdf

應(yīng)用

• 授權(quán)管理的參考設(shè)計
• 傳感器/配件識別和校準
• 系統(tǒng)知識產(chǎn)權(quán)保護

特性

• 專用的硬件加速SHA-1引擎產(chǎn)生SHA-1 MAC
• 一頁28字節(jié)用戶OTP EPROM
• 不可逆寫保護
• 唯一的工廠編程64位識別碼
• 1-Wire接口支持標準速率和高速驅(qū)動
• 以15.4kbps標準速率或高達125kbps的高速模式與主機通信
• 工作在2.8V至3.6V供電范圍和-40°C至+85°C溫度范圍
• 3引腳SOT23和6引腳TSOC封裝
• 1-Wire和VCC引腳具有±6kV (典型值)人體模式(HBM) ESD保護

典型操作電路

電特性

引腳配置描述

詳細說明

DS28E10將一個512位SHA - 1引擎、安全數(shù)據(jù)、224位一次性可編程（OTP）電可擦可編程只讀存儲器（EPROM）以及一個64位ROM ID集成在單個芯片中。數(shù)據(jù)通過一線協(xié)議進行串行傳輸，僅需一條數(shù)據(jù)線和地線即可返回。除了在加密SHA - 1計算中作為唯一數(shù)據(jù)值的重要作用外，設(shè)備的64位ROM ID可用于電子識別使用DS28E10的設(shè)備。ROM ID還可作為多設(shè)備一線網(wǎng)絡(luò)環(huán)境中的節(jié)點地址，多個設(shè)備在同一一線總線上，并可獨立運行。

概述

圖1中的框圖展示了DS28E10主要控制和存儲部分之間的關(guān)系。該設(shè)備有六個主要數(shù)據(jù)組件：64位ROM ID、安全數(shù)據(jù)、主存儲緩沖區(qū)、264字節(jié)用戶EPROM存儲器、特殊功能寄存器以及一個512位SHA - 1引擎。圖2展示了一線協(xié)議的層次結(jié)構(gòu)。總線主設(shè)備必須首先提供七個ROM功能命令之一：1）讀ROM，2）匹配ROM，3）搜索ROM，4）跳過ROM，5）恢復(fù)（通信），6）超速跳過ROM或7）超速匹配ROM。在完成標準速度下執(zhí)行的超速跳過ROM或超速匹配ROM命令后，設(shè)備將進入超速模式，此時所有后續(xù)通信都將以更高速度進行。這些ROM功能命令所需的協(xié)議在圖8中說明。在成功執(zhí)行ROM功能命令后，存儲器和SHA - 1功能將變得可訪問，主設(shè)備可以使用六個可用的功能命令中的任何一個。這些功能命令的協(xié)議在圖6中說明。所有數(shù)據(jù)讀寫均先從最低有效位開始。

64位ROM ID

每個設(shè)備都包含一個唯一的64位ROM ID。前8位是一線家族碼。接下來的48位是唯一的序列號。最后8位是對前56位的循環(huán)冗余校驗（CRC）。詳情見圖3。一線CRC使用多項式生成器生成，該生成器由移位寄存器和異或門組成，如圖4所示。多項式為(X^8 + X^5 + X^4 + 1) 。有關(guān)一線CRC的更多信息，請參閱美信應(yīng)用筆記27：《使用循環(huán)冗余校驗實現(xiàn)美信1 - 線和iButton產(chǎn)品中的數(shù)據(jù)驗證》。

移位寄存器位初始化為0。然后，從家族碼的最低有效位開始，逐位移入。在第8位家族碼輸入后，輸入序列號。在輸入序列號的最后一位后，移位寄存器包含CRC值。移位8位后，CRC將移位寄存器重置為全0。

存儲器

該設(shè)備有三個存儲區(qū)域：用戶存儲器、安全數(shù)據(jù)和特殊功能寄存器。用戶存儲器和特殊功能寄存器位于線性地址空間中，如圖5所示。用戶存儲器從地址0000h開始，到地址0017h結(jié)束。有關(guān)詳細信息和附加信息，請參閱完整的數(shù)據(jù)手冊。

用戶可寫存儲器采用EPROM技術(shù)實現(xiàn)。存儲器的出廠默認狀態(tài)為00h。在編程過程中，目標4字節(jié)塊中的位可以更改為1或0。一旦一個塊被寫入，整個4字節(jié)塊將自動被寫保護。這意味著無法多次對一個塊進行編程，例如一次更改幾位。
一線信號

DS28E10需要嚴格的協(xié)議來確保數(shù)據(jù)完整性。該協(xié)議包含一線上的四種信號類型：復(fù)位脈沖與存在脈沖、寫0、寫1和讀數(shù)據(jù)。除存在脈沖外，總線主設(shè)備可在所有下降沿發(fā)起信號。DS28E10可在兩種速度下通信：標準速度和超速。如果未明確切換到超速模式，DS28E10將以標準速度通信。在超速模式下，快速定時適用于所有信號。

從空閑狀態(tài)轉(zhuǎn)為活動狀態(tài)時，一線上的電壓需從(V_{PU})降至閾值(V_{IL})以下。從活動狀態(tài)轉(zhuǎn)為空閑狀態(tài)時，電壓需從0V升至閾值(V_{IH})以上。達到此上升所需的時間取決于上拉電阻（(R_{PUP})）和一線總線電容（(C_{TOT})），其時間如圖7所示，持續(xù)時間為(tau) 。

圖9展示了與DS28E10開始任何通信所需的初始化序列。一個復(fù)位脈沖后接一個存在脈沖，表示DS28E10已準備好接收數(shù)據(jù)、給定的總線主設(shè)備ROM和功能命令。如果總線主設(shè)備使用慢速率控制（即下降沿），則必須將(t_{RSTL})下拉至(t_{RSTL} + t_{F}) ，以補償邊緣緩慢的情況。持續(xù)480μs或更長時間的(t_{RSTL}) ，可在標準速度下擴展超速模式，或返回設(shè)備的默認速度。如果DS28E10處于超速模式且(t_{RSTL}) 小于80μs ，則設(shè)備將保持在超速模式。如果設(shè)備處于超速模式，且(t_{RSTL}) 在80μs至480μs之間，設(shè)備將復(fù)位，但通信速度不受影響。

總線主設(shè)備釋放線路后，線路進入接收模式。此時，一線總線通過上拉電阻（對于DS2482 - x00驅(qū)動器，則通過有源電路）上拉至(V_{PU}) 。當超過閾值(V_{IH})時，DS28E10將(t_{PDH}) 置為1 ，然后傳輸存在脈沖以拉低線路電平。為檢測存在脈沖，總線主設(shè)備必須在(t_{MSP}) 測試一線的邏輯狀態(tài)。

(t_{RSTH}) 窗口必須至少為(t_{PDHMAX}) 、(t_{IDLEMAX}) 和(t_{RECEMIN}) 之和。在(t_{RSTH}) 過期后，DS28E10準備好進行數(shù)據(jù)通信。在混合網(wǎng)絡(luò)中，標準速度下(t_{RSTH}) 應(yīng)延長至至少480μs ，超速速度下應(yīng)延長至48μs ，以適應(yīng)其他一線設(shè)備。

讀/寫字時隙

與DS28E10的數(shù)據(jù)通信在時隙中進行，每個時隙傳輸一位數(shù)據(jù)。寫字時隙將數(shù)據(jù)從總線主設(shè)備傳輸?shù)綇脑O(shè)備。讀時隙將數(shù)據(jù)從從設(shè)備傳輸?shù)娇偩€主設(shè)備。圖10說明了寫和讀時隙的定義。

所有通信均由總線主設(shè)備拉低數(shù)據(jù)線開始。當一線總線電平降至閾值(V_{IL})以下時，DS28E10啟動內(nèi)部定時發(fā)生器，該發(fā)生器決定何時對數(shù)據(jù)線進行采樣。