UCC44273 單通道、高速、低側(cè)柵極驅(qū)動(dòng)器器件能夠有效驅(qū)動(dòng) MOSFET 和 IGBT 功率開關(guān)。UCC44273 采用本質(zhì)上可最大限度降低擊穿電流的設(shè)計(jì)，能夠?qū)⒏叻逯惦娏髅}沖源出和吸收到容性負(fù)載中，從而提供軌到軌驅(qū)動(dòng)能力和極小的傳播延遲（通常為 13 ns）。
*附件：ucc44273.pdf

UCC44273 器件能夠在輸入引腳上處理 –5 V。UCC44273在 VDD = 12V 時(shí)提供 4A 拉電流和 4A 灌電流（對(duì)稱驅(qū)動(dòng)）峰值驅(qū)動(dòng)電流能力。

UCC44273 設(shè)計(jì)用于在 4.5 V 至 18 V 的寬 VDD 范圍和 –40°C 至 140°C 的寬溫度范圍下工作。 VDD 引腳上的內(nèi)部欠壓鎖定 （UVLO） 電路將輸出保持在 VDD 工作范圍之外的低電平。

UCC44273 器件的輸入引腳閾值基于 TTL 和 CMOS 兼容的低壓邏輯，該邏輯是固定的，獨(dú)立于 VDD 電源電壓。高閾值和低閾值之間的寬滯后提供了出色的抗噪性。

特性

• 5 引腳 DBV （SOT-23） 封裝選項(xiàng)
• 行業(yè)標(biāo)準(zhǔn)引腳排列
• 4A 峰值拉電流和灌電流對(duì)稱驅(qū)動(dòng)器
• 能夠處理輸入端的負(fù)電壓 （–5 V）
• 快速傳播延遲（典型值為 13 ns）
• 快速上升和下降時(shí)間（典型值為 9 ns 和 7 ns）
• 4.5V 至 18V 單電源范圍
• 在 VDD UVLO 期間，輸出保持低電平（確保在上電和斷電時(shí)無毛刺運(yùn)行）
• TTL 和 CMOS 兼容輸入邏輯閾值（與電源電壓無關(guān)）
• 具有高抗噪能力的遲滯邏輯閾值
• 當(dāng)輸入引腳懸空時(shí)，輸出保持低電平
• 輸入引腳絕對(duì)最大電壓電平不受 VDD 引腳偏置電源電壓的限制
• 工作溫度范圍為 –40°C 至 140°C

參數(shù)

方框圖

1. 產(chǎn)品概述

UCC3是一款單通道、高速、低側(cè)門極驅(qū)動(dòng)器，適用于驅(qū)動(dòng)MOSFET和IGBT功率開關(guān)。該器件具有A的峰值源和沉電流能力，支持5V至8V的單電源范圍，并在寬溫度范圍（-0°C至0°C）內(nèi)工作。UCC3采用5引腳DBV（SOT-）封裝，具有行業(yè)標(biāo)準(zhǔn)的引腳布局。

2. 主要特性

• ?高速性能?：具有3ns（典型值）的傳播延遲和ns/7ns（典型值）的上升/下降時(shí)間。
• ?寬電源范圍?：支持4.5V至8V的電源電壓。
• ?高電流能力?：提供4A的源和沉峰值電流。
• ?輸入兼容性?：TTL和CMOS兼容的輸入邏輯閾值，獨(dú)立于電源電壓。
• ? 欠壓鎖定（UVLO） ?：在VDD欠壓情況下，輸出保持低電平，確保無故障操作。
• ?高噪聲免疫?：具有遲滯邏輯的輸入閾值，提高噪聲免疫能力。
• ?負(fù)電壓處理能力?：輸入引腳能處理-5V的負(fù)電壓。

3. 應(yīng)用領(lǐng)域

• 功率因數(shù)校正（PFC）階段
• 家用空調(diào)（HVAC）
• 開關(guān)模式電源
• 電機(jī)驅(qū)動(dòng)

4. 功能描述

4.1 VDD和欠壓鎖定（UVLO）

UCC3具有內(nèi)部UVLO保護(hù)功能，當(dāng)VDD電壓低于UVLO閾值時(shí)，輸出將被拉低。UVLO閾值通常為4.2V，具有0mV的遲滯，以防止電源電壓噪聲引起的抖動(dòng)。

4.2 輸入階段

輸入引腳采用TTL和CMOS兼容的低電壓邏輯，具有固定的閾值電壓和寬遲滯，以提高噪聲免疫能力。當(dāng)輸入引腳浮空時(shí)，輸出將被拉低。

4.3 輸出階段

UCC3的輸出階段能夠提供4A的源和沉峰值電流，具有軌到軌驅(qū)動(dòng)能力。輸出級(jí)采用獨(dú)特的上拉結(jié)構(gòu)，結(jié)合N溝道和P溝道MOSFET，以在需要時(shí)提供高峰值源電流。

4.4 低傳播延遲

該器件具有業(yè)界領(lǐng)先的3ns（典型值）輸入到輸出傳播延遲，確保在高頻開關(guān)應(yīng)用中具有最低的脈沖傳輸失真。

5. 典型應(yīng)用

文檔提供了UCC3的典型應(yīng)用電路圖，展示了在非反相和反相驅(qū)動(dòng)器配置中的使用。同時(shí)，還討論了設(shè)計(jì)要求，包括輸入到輸出邏輯、輸入閾值類型、VDD偏置電壓、峰值源和沉電流、傳播延遲等。

6. 電源推薦

推薦VDD偏置電壓范圍為4.5V至8V，但應(yīng)注意保持電壓紋波小于UVLO遲滯規(guī)格，以避免觸發(fā)設(shè)備關(guān)斷。同時(shí)，建議在VDD和GND引腳之間放置旁路電容器，以支持高峰值電流和減少噪聲。

7. 布局指南

文檔提供了PCB布局指南，強(qiáng)調(diào)了在設(shè)計(jì)高速開關(guān)電路時(shí)布局的重要性。建議將驅(qū)動(dòng)器設(shè)備盡可能靠近功率器件，以最小化高電流跡線的長(zhǎng)度，并使用低電感SMD組件，如芯片電阻器和芯片電容器。