近日，IC 圈里出了一件大事，聯(lián)發(fā)科技宣布推出業(yè)內第一個通過 7nm FinFET 硅驗證的 56G PAM4 SerDes IP，擴大 ASIC 產品陣線。據(jù)了解，該 IP 方案具有一流的性能、功耗及晶粒尺寸（Die-area），已通過 7nm 和 16nm 原型芯片實體驗證，可以很容易地整合進各種前端產品設計中。

聯(lián)發(fā)科技在 ASIC 方面志向遠大，涉足多種應用領域：企業(yè)級與超大規(guī)模數(shù)據(jù)中心、超高性能網(wǎng)絡交換機、路由器、4G/5G 基礎設施（回程線路Backhaul）、人工智能及深度學習應用、需要超高頻寬和長距互聯(lián)的新型計算應用。

一貫擅長 SoC 設計的聯(lián)發(fā)科技，為什么要做 ASIC ? 這款 SerDes 方案有何優(yōu)勢？如何滿足新一代以太網(wǎng)的高速傳輸需求？除 IP 外，聯(lián)發(fā)科技提供怎樣的 ASIC 服務？

小編為你帶來最勁爆的分析~

Why ASIC?

ASIC 是 Application-Specific Integrated Circuit 的縮寫，即“專用集成電路”，是指應特定用戶要求，在一個芯片上實現(xiàn)特定部分或全部功能的集成電路。在服裝界有定制的概念，根據(jù)個人的喜好和要求，為某個人單獨設計一套衣服，滿足人們的個性化需求。如果套用這個概念，ASIC 可以說是定制芯片，根據(jù)客戶的需求，量身打造專用芯片，是企業(yè)實現(xiàn)產品差異化的好工具。

近年來，我們注意到，物聯(lián)網(wǎng)、通信及一些消費領域的企業(yè)，尤其需要獨特的 ASIC 解決方案。聯(lián)發(fā)科技提供通過 7nm和 16nm 制程硅驗證的 IP，可無縫整合進入先進的 ASIC 產品，更好地滿足市場所需。

廣泛的 SerDes 產品組合

SerDes 是英文 Serializer (串行器)和 Deserializer (解串器)的簡稱，取兩個單詞的前三個字母組合而成。

在介紹 SerDes 之前，我們有必要了解下串行和并行的區(qū)別。我們可以把串行比喻成一個車道，并行比喻成 8 個車道。并行雖然一次傳輸?shù)淖止?jié)數(shù)量多，但是由于 8 條通道之間的互相干擾，傳輸速度不免受到限制，而且當傳輸出錯時，要同時重新傳 8 位數(shù)據(jù)。而串行一次只傳輸一個字節(jié)，抗干擾能力更強，傳輸出錯后重發(fā)一位就可以了，所以在長距離傳輸時，速度要比并行快。

SerDes 在發(fā)送端將多路低速并行信號轉換成高速串行信號，經(jīng)過傳輸介質，最后在接收端，高速串行信號重新轉換成低速并行信號，非常適合端到端的長距離高速傳輸需求。除了高速率外，聯(lián)發(fā)科技 SerDes IP 的厲害之處還在于，可以保障信號在串/并行轉換和傳輸過程中不失真。聯(lián)發(fā)科技具有業(yè)界最廣泛的 SerDes 產品組合，能為 ASIC 設計提供從 10G、28G、56G 到 112G 的多種解決方案。

用 PAM4 迎合新一代以太網(wǎng)

當大數(shù)據(jù)、云計算和物聯(lián)網(wǎng)走向規(guī)模應用，萬物的智能互聯(lián)引發(fā)數(shù)據(jù)生態(tài)的巨變，從骨干網(wǎng)，核心網(wǎng)到交換中心的數(shù)據(jù)流量均大幅增加，因此必須提高網(wǎng)絡帶寬，以應對激增的數(shù)據(jù)壓力。

PAM4（4 級脈沖幅度調制）被公認為是實現(xiàn)新一代線路速率的最高可擴展性多級信號協(xié)議，它能夠將現(xiàn)有基礎架構的帶寬提升一倍，幫助推進新一代以太網(wǎng)部署。

聯(lián)發(fā)科技最新發(fā)布的 SerDes 解決方案基于數(shù)字信號處理（DSP）技術，采用高速傳輸信號 PAM4，可實現(xiàn) 56Gbps 的傳輸速率，滿足高性能網(wǎng)絡交換機、大規(guī)模數(shù)據(jù)中心等對數(shù)據(jù)傳輸?shù)男枨蟆?/p>

端到端完整的 ASIC 服務

不只提供 IP，聯(lián)發(fā)科技還提供完整的 ASIC 服務，致力幫助尋求專業(yè)設計及客制化芯片設計方案的客戶，在多個領域拓展商機，如：有線和無線通信、超高性能計算、低功耗物聯(lián)網(wǎng)、無線連接、個人多媒體、先進傳感器和射頻。

聯(lián)發(fā)科技的 ASIC 服務涵蓋從前端到后端的任何階段— 系統(tǒng)及平臺設計、系統(tǒng)單芯片（SoC）設計、系統(tǒng)整合及芯片物理布局(Physical layout)、生產支持和產品導入。

ASIC 市場正在迎來新的發(fā)展機遇。我們相信，每一次小的升級、大的發(fā)布，都是去到下一個里程碑過程中的重要步驟。采用聯(lián)發(fā)科技 56G SerDes IP 的首款產品已經(jīng)在開發(fā)中，預計于 2018下半年上市，讓我們一起期待吧！