概述
MAX9312/MAX9314是低扭曲、雙路1:5差分驅(qū)動器，設計用于時鐘和數(shù)據(jù)分配。這些器件接受兩路輸入。每個輸入再生5路差分輸出。差分輸入經(jīng)過調(diào)整后，可以允許單端輸入，只需將片上VBB電源接到一個輸入端作為參考電壓即可。

MAX9312/MAX9314具有較低的器件到器件扭曲(30ps)和輸出到輸出扭曲(12ps)，尤其適合于通過背板或電路板上的時鐘和數(shù)據(jù)分配。在與差分HSTL和LVPECL信號接口時，這些器件工作在+2.25V至+3.8V的電源范圍，能夠?qū)崿F(xiàn)在+2.5V或+3.3V標稱電源的系統(tǒng)中，進行高性能的時鐘或數(shù)據(jù)分配。與差分LVECL接口時，這些器件工作在-2.25V至-3.8V的電源范圍。

MAX9312的片上VBB參考輸出比正電源電壓低1.425V。MAX9314提供的片上VBB參考輸出比正電源電壓低1.32V。

兩種器件都提供節(jié)省空間的32引腳5mm x 5mm TQFP、5mm x 5mm QFN和工業(yè)標準的32引腳7mm x 7mm TQFP封裝。
數(shù)據(jù)表：*附件：MAX9312 MAX9314雙路、1比5差分LVPECL LVECL HSTL時鐘和數(shù)據(jù)驅(qū)動器技術(shù)手冊.pdf

應用

• 低抖動數(shù)據(jù)中繼器
• 精密時鐘分配

特性

• 工作于+2.25V至+3.8V差分HSTL/LVPECL
• 工作于-2.25V至-3.8V LVECL
• 30ps (典型)器件到器件扭曲
• 12ps (典型)輸出至輸出扭曲
• 312ps (典型)傳輸延遲
• 在3GHz下，差分輸出300mV
• 為單端輸入提供片上基準電壓
• 輸入開路時，輸出為低
• 引腳兼容于MC100LVEP210 (MAX9312)和MC100EP210 (MAX9314)
• 提供微小的QFN封裝(比LQFP引腳小70%)

框圖

DC電氣特性

典型操作特性

引腳配置描述

詳細說明

MAX9312/MAX9314是低偏斜的雙路1:5差分驅(qū)動器，專為時鐘和數(shù)據(jù)分配設計。為了與HSTL和LVPECL信號進行接口，這些器件的工作電壓范圍為+2.25V至+3.8V，能夠在具有標稱+2.5V或+3.3V電源的系統(tǒng)中實現(xiàn)高性能的時鐘或數(shù)據(jù)分配。對于差分LVECL工作模式，這些器件的工作電壓范圍為+2.25V至+3.8V。

差分輸入可以配置為接受單端輸入，MAX9312的工作電壓范圍約為VCC - VEE = 3.0V至3.8V，MAX9314的工作電壓范圍約為VCC - VEE = 2.7V至3.8V。這是通過將VBB連接到芯片上的參考電壓來實現(xiàn)的，VBB作為參考電壓。例如，將VBB連接到CLKA，并將單端輸入連接到CLKA，可得到一個非反相單端輸入。同樣，將VBB連接到CLKA，并將單端輸入連接到CLKA，可得到一個反相單端輸入。使用VBB時，差分配置的單端輸入可以由Vcc和VEE驅(qū)動，或者由單端LVPECL/LVECL信號驅(qū)動。

當差分輸入配置為單端輸入（使用VBB）時，MAX9312的近似電源范圍是VCC - VEE = 3.0V至3.8V，因為輸入的基極電壓VEE必須為1.2V或更高，以確保單端輸入（反相端）的高電平輸入正常工作。VBB必須至少為VEE + 1.2V，因為它構(gòu)成了輸入擺幅的下限。因此，最小值VBB = VEE + 1.2V。

MAX9312的最小VBB輸出為VCC - 1.52V，MAX9314的最小VBB輸出為VCC - 1.38V。將每個器件的最小值VBB替換為VEE + 1.2V，可得到MAX9312的電源范圍為2.725V，MAX9314的電源范圍為2.58V。向上取整到標準電源值，可得到MAX9312的單端工作電源范圍為VCC - VEE = 3.0V至3.8V，MAX9314的單端工作電源范圍為VCC - VEE = 2.7V至3.8V。

使用VBB參考輸出時，通過一個0.01μF陶瓷電容將VBB旁路到Vcc。如果不使用VBB參考電壓，可以將其懸空。VBB可以吸收或提供0.5mA電流，這足以驅(qū)動同一器件上的兩個輸入。VBB用作同一器件上輸入的參考電壓。

差分輸入的最大幅度為3.0V或Vcc - VEE（取較小值）。此限制也適用于任何參考電壓輸入與單端輸入之間的差值。

差分輸入具有偏置電阻，當輸入開路時，會將輸出驅(qū)動為低電平。反相輸入（CLKA和CLKB）通過一個75kΩ上拉電阻偏置到Vcc，并通過一個75kΩ下拉電阻偏置到VEE。同相輸入（CLKA和CLKB）通過一個75kΩ下拉電阻偏置到VEE。

差分輸入電壓的高電平和低電平（VHD - VLD）以及差分輸入電壓（VIH - VIL）不能同時高于VHD。

輸出電平以Vcc為參考，根據(jù)Vcc電源的電平，被視為LVPECL或LVECL。Vcc連接到地時，輸出為LVPECL。VEE連接到地且Vcc連接到負電源時，輸出為LVECL。

單端輸入至少為VBB ±95mV或差分輸入的擺幅至少為95mV時，可將輸出切換到直流電氣特性表中規(guī)定的VOH和VOL電平。

應用信息

電源去耦

用0.1μF和0.01μF的高頻表面貼裝陶瓷電容將Vcc旁路到VEE，盡可能將電容靠近器件安裝，0.1μF電容最靠近器件。使用多個并聯(lián)過孔，以最小化電感。使用VBB參考輸出時，通過一個0.01μF陶瓷電容將VBB旁路到Vcc（如果不使用VBB參考電壓，可以將其懸空）。

走線

輸入和輸出走線特性會影響MAX9312/MAX9314的性能。將每個差分輸入或輸出連接到50Ω特性阻抗走線。盡量減少過孔數(shù)量，以防止阻抗不連續(xù)。通過匹配電纜和連接器保持50Ω特性阻抗，以減少反射。通過匹配差分對內(nèi)走線的電氣長度來減少偏移。
輸出端接

通過50Ω電阻將輸出端接到Vcc - 2V，或者使用等效的戴維南端接。當單端信號取自差分輸出時，需同時端接兩個輸出。例如，如果QA0用作單端輸出，則需同時端接QA0和QA0。