01.測(cè)試背景與產(chǎn)業(yè)鏈

高頻高速PCB廣泛應(yīng)用于AI、高速通信、數(shù)據(jù)中心和消費(fèi)電子等領(lǐng)域。其性能的穩(wěn)定性和可靠性決定了整個(gè)系統(tǒng)的信號(hào)完整性和運(yùn)行效率。高速PCB產(chǎn)業(yè)鏈中的各環(huán)節(jié)緊密相連，共同確保最終產(chǎn)品的質(zhì)量。

1上游：材料供應(yīng)商提供高性能基板材料，這些材料的介電常數(shù)（Dk/Df）和銅箔表面粗糙度（SR）等關(guān)鍵參數(shù)直接影響了PCB的信號(hào)傳輸性能。

2中游：PCB電路制造商利用上游提供的板材，通過(guò)先進(jìn)的生產(chǎn)工藝制造出多層高頻高速電路板，以滿足各種復(fù)雜的應(yīng)用需求。

1下游：終端客戶將高頻高速PCB集成到各種電子設(shè)備中，如AI服務(wù)器、數(shù)據(jù)中心、通信設(shè)備和智能終端等。

02.高速PCB關(guān)鍵測(cè)試指標(biāo)

PCB測(cè)試的主要項(xiàng)目包括頻域S參數(shù)、時(shí)域阻抗、Rise Time、Skew、眼圖和材料特性等。這些測(cè)試項(xiàng)目可以全面評(píng)估PCB的傳輸性能、阻抗特性、時(shí)序特性以及信號(hào)完整性等。

1S參數(shù)測(cè)試

S參數(shù)測(cè)試是高速PCB的常規(guī)測(cè)試項(xiàng)目，設(shè)計(jì)人員可以通過(guò)S參數(shù)來(lái)評(píng)估PCB線路的傳輸和反射性能。高速PCB特別關(guān)注插入損耗的性能指標(biāo)，即Sdd21。Sdd21反映了信號(hào)在傳輸過(guò)程中的衰減情況，是評(píng)估PCB線路性能的關(guān)鍵指標(biāo)。

2時(shí)域阻抗測(cè)試

時(shí)域阻抗測(cè)試是評(píng)估高速PCB阻抗特性的重要手段。通過(guò)測(cè)量PCB的阻抗值，可以了解PCB的傳輸線特性阻抗和阻抗匹配情況等。進(jìn)行時(shí)域阻抗測(cè)試時(shí)，需要選擇與DUT相匹配的TDR阻抗探頭。探頭型號(hào)的選取由測(cè)量頻段和PCB走線間距等因素綜合決定。TDR測(cè)量的最小時(shí)間分辨率近似等于1/(2fmax)。R&S ZNA和R&S ZNB網(wǎng)絡(luò)分析儀都具有時(shí)域分析選件(R&S ZNx-K2)，用于時(shí)域阻抗的測(cè)量。

3Rise Time測(cè)試和Skew測(cè)試

Rise Time測(cè)試和Skew測(cè)試是評(píng)估高速PCB時(shí)序特性的重要手段。Rise Time測(cè)試可以測(cè)量信號(hào)的上升時(shí)間，從而反映信號(hào)的傳輸速度和響應(yīng)時(shí)間。Skew測(cè)試則可以測(cè)量不同信號(hào)線之間的時(shí)間延遲差異，從而評(píng)估信號(hào)的同步性和時(shí)序準(zhǔn)確性。

4眼圖測(cè)試

眼圖測(cè)試是評(píng)估高速PCB信號(hào)完整性的重要手段之一。它可以通過(guò)觀察信號(hào)的眼圖來(lái)評(píng)估信號(hào)的噪聲、抖動(dòng)和失真等問(wèn)題。R&S ZNA和R&S ZNB網(wǎng)絡(luò)分析儀的時(shí)域分析擴(kuò)展選件(R&S ZNx-K20)可以實(shí)現(xiàn)PCB的眼圖測(cè)量，該選件也具有標(biāo)準(zhǔn)的Rise Time測(cè)試和Skew測(cè)試功能項(xiàng)。

5PCB覆銅板材的Dk/Df測(cè)試

PCB覆銅板材的Dk（介電常數(shù)）和Df（損耗因子）測(cè)試是評(píng)估材料介電性能和能量損耗特性的重要手段。測(cè)量PCB板材 Dk/Df的常用方法是諧振腔法。根據(jù)測(cè)量頻段的不同，諧振腔法又細(xì)分為分離式諧振腔（SPDR）和法布里-珀羅開(kāi)放式諧振腔 (FPOR)等。SPDR法通常適合于20GHz以下的特性測(cè)試，F(xiàn)POR可以實(shí)現(xiàn)20-110GHz的特性測(cè)試。

1介電常數(shù)（Dk）：反映PCB基材的介電性能，是影響信號(hào)傳輸速度和損耗的重要指標(biāo)。信號(hào)的傳輸速率與材料介電常數(shù)的平方根成反比。

2損耗因子（Df）：用于評(píng)估PCB基材的能量損耗，直接影響高頻信號(hào)的傳輸性能。介質(zhì)損耗越小，傳輸信號(hào)的損耗也越小。

6基于PCB傳輸線路的Dk/Df/SR測(cè)試

PCB的Dk/Df指標(biāo)，除了通過(guò)上述所述的諧振腔法之外，還可以通過(guò)測(cè)量PCB傳輸線段的S參數(shù)特性，再用算法（例如Djordjevic-Sarkar model）反推層壓板材的介電常數(shù)（Dk）和介質(zhì)損耗因子（Df），為覆銅板廠商和PCB制造商提供關(guān)鍵驗(yàn)收指標(biāo)。

PCB的SR(表面粗糙度)指標(biāo)測(cè)試，可以基于Huray表面粗糙度模型對(duì)PCB傳輸線段的S參數(shù)進(jìn)行算法解析得到。Huray粗糙度模型（Huray Surface Roughness Model）是一種用于描述導(dǎo)體表面粗糙度對(duì)高頻信號(hào)完整性影響的數(shù)學(xué)模型，它主要用于預(yù)測(cè)由導(dǎo)體表面粗糙度導(dǎo)致的趨膚效應(yīng)增強(qiáng)和信號(hào)損耗增加的問(wèn)題。

03.去嵌的應(yīng)用和典型去嵌方法

1去嵌的重要性

對(duì)于網(wǎng)絡(luò)分析儀測(cè)試PCB，夾具去嵌至關(guān)重要。在進(jìn)行高速PCB測(cè)試時(shí)，通常需要借助夾具轉(zhuǎn)接或探頭點(diǎn)測(cè)才能完成。因此需要通過(guò)去嵌技術(shù)來(lái)消除夾具對(duì)DUT測(cè)試結(jié)果的影響。

2典型去嵌方法

VNA常見(jiàn)的去嵌方法包括基本去嵌方法、高級(jí)時(shí)域去嵌方法和專用去嵌方法?；救デ斗椒ㄊ蔷W(wǎng)絡(luò)分析儀的基本功能，只適用于較低頻率的應(yīng)用。高級(jí)去嵌方法，本質(zhì)上是基于時(shí)域的算法軟件。R&S 提供了三種時(shí)域去嵌選件：R&SZNx-K210 (EZD)、R&SZNx-K220 (ISD) 和 R&SZNx-K230 (SFD)。通過(guò)這些去嵌方法，可對(duì)夾具的影響進(jìn)行精確去除。

對(duì)于PCB產(chǎn)品的測(cè)試，還有一些專用的去嵌方法，例如TRL和Delta-L法等。TRL方法相對(duì)成熟，在此不再贅述。Delta-L法是由Intel提出的一種基于本征模算法的去嵌方法，當(dāng)前廣泛地用于PCB的插入損耗測(cè)試。R&S聯(lián)合Packet micro推出了Delta-L+測(cè)量選件R&S ZNx-K231，全面支持Delta-L 4.0測(cè)試。該選件支持高達(dá)40GHz的測(cè)試，滿足Intel的PCB驗(yàn)證標(biāo)準(zhǔn)。使用Delta-L 4.0測(cè)量PCB時(shí)，通常需要專用的Delta-L 4.0測(cè)量探頭。目前該類探頭的理論上限工作頻率為40GHz。

3測(cè)試夾具設(shè)計(jì)

IEEE P370標(biāo)準(zhǔn)規(guī)定了夾具設(shè)計(jì)準(zhǔn)則、去嵌驗(yàn)證步驟與S參數(shù)驗(yàn)證流程等，以確保去嵌結(jié)果的準(zhǔn)確性和可靠性。測(cè)試夾具的設(shè)計(jì)對(duì)于確保去嵌精度至關(guān)重要。為了保證去嵌精度，夾具的插損和回?fù)p的差值需要滿足一定的條件。下表摘自IEEE Std 370-2020規(guī)范。

04.新的挑戰(zhàn)與測(cè)試需求

隨著高速技術(shù)的不斷發(fā)展，高頻高速PCB的測(cè)試面臨新的挑戰(zhàn)。

挑戰(zhàn)一

PCB的高頻諧振問(wèn)題

當(dāng)PCB線路在高頻出現(xiàn)諧振時(shí)，傳統(tǒng)Delta-L 4.0算法的插損擬合結(jié)果不確定度大幅增加。R&S ZNA-K231 Delta-L+ 選件將在新的固件版本中更新算法，增加PCB抗諧振測(cè)試功能，以解決這一問(wèn)題。當(dāng)DUT在高頻段出現(xiàn)諧振時(shí)，新算法將會(huì)對(duì)諧振頻率以上頻段的測(cè)量數(shù)據(jù)重新進(jìn)行數(shù)學(xué)加權(quán)后再進(jìn)行擬合，以獲得更更高的擬合精度。下圖為同一DUT（16GHz左右出現(xiàn)諧振）條件下，標(biāo)準(zhǔn)Delta-L 4.0算法和改進(jìn)算法的擬合結(jié)果對(duì)比。

挑戰(zhàn)二

224Gbps 高速PCB的去嵌問(wèn)題

隨著224Gbps高速互連系統(tǒng)的推出，高速PCB的最高測(cè)量頻率將超過(guò)67GHz。當(dāng)前Delta-L 4.0標(biāo)準(zhǔn)方法理論上限頻率是40GHz，實(shí)際32GHz以上的去嵌精度開(kāi)始下降。對(duì)于40GHz以上的PCB測(cè)試，目前較好的去嵌方法還是時(shí)域去嵌軟件，例如R&S ISD。但鑒于Delta-L法在PCB行業(yè)的用戶基礎(chǔ)極為廣泛，現(xiàn)在業(yè)界正在致力于67GHz Delta-L測(cè)量方案的研究。在更高頻率下，夾具和PCB走線的設(shè)計(jì)對(duì)測(cè)試結(jié)果的影響將更加顯著，67GHz Delta-L測(cè)量方案推出前需要解決以下問(wèn)題。

◆現(xiàn)有的Delta-L4.0探頭工作頻段不夠，需要67GHz新型號(hào)

◆2*THRU（短線）的長(zhǎng)度需要更短以實(shí)現(xiàn)損耗更小，從而滿足IEEE P370規(guī)范

◆2*THRU的EM結(jié)構(gòu)進(jìn)行仿真優(yōu)化，尤其是跨層過(guò)孔的設(shè)計(jì)，以獲取更好的匹配

◆改進(jìn)當(dāng)前算法，以優(yōu)化高頻抗諧振問(wèn)題

總 結(jié)

高頻高速PCB測(cè)試需綜合考慮材料特性、信號(hào)完整性和標(biāo)準(zhǔn)合規(guī)性三大維度。通過(guò)依托高精度儀器（如R&S ZNA）和定制化夾具（如Delta-L 4.0專用針座），結(jié)合S參數(shù)、TDR、眼圖等綜合分析方法，以確保PCB的設(shè)計(jì)滿足5G、AI及超算等高速應(yīng)用的需求。同時(shí)，面對(duì)不斷變化的挑戰(zhàn)和趨勢(shì)，我們還需要不斷創(chuàng)新和優(yōu)化測(cè)試方案，以適應(yīng)未來(lái)的技術(shù)發(fā)展和應(yīng)用需求。

羅德與施瓦茨業(yè)務(wù)涵蓋測(cè)試測(cè)量、技術(shù)系統(tǒng)、網(wǎng)絡(luò)與網(wǎng)絡(luò)安全，致力于打造一個(gè)更加安全、互聯(lián)的世界。成立90 年來(lái)，羅德與施瓦茨作為全球科技集團(tuán)，通過(guò)發(fā)展尖端技術(shù)，不斷突破技術(shù)界限。公司領(lǐng)先的產(chǎn)品和解決方案賦能眾多行業(yè)客戶，助其獲得數(shù)字技術(shù)領(lǐng)導(dǎo)力。羅德與施瓦茨總部位于德國(guó)慕尼黑，作為一家私有企業(yè)，公司在全球范圍內(nèi)獨(dú)立、長(zhǎng)期、可持續(xù)地開(kāi)展業(yè)務(wù)。