1 問題背景

快速上下電時，主控1.8V的GPIO控制的LED會亮一下。放久一點再上電則不會異常亮。

2 問題排查

由于該GPIO接NPN三極管基極來控制LED，且三極管基極有10K下拉電阻，所以不存在不定態(tài)問題。把GPIO懸空后測量主控的輸出，仍發(fā)現(xiàn)快速上下電時有異常脈沖，由于該GPIO上電默認(rèn)下拉，正常不會有異常脈沖，排查上電時序，發(fā)現(xiàn)VCC_1V8上電比VDD_0V9更早，而放久一點，上電時序VCC_1V8上電比VDD_0V9更晚，該主控要求VDD_0V9先上電。

3 問題原因

進一步排查，發(fā)現(xiàn)原理圖的設(shè)計確實應(yīng)該是0.9V先上電，因為0.9V和1.8V的使能關(guān)系如下圖。0.9V直接通過輸入的5V接10K使能，1.8V則通過200K和100nF RC使能。

所以放久一點是可以滿足0.9V先上電的設(shè)計要求的，但快速上下電時，由于輸入的5V存在殘壓，造成VDD_DDR_1V8_EN有殘壓，如果該殘壓大于電源IC的EN FALL閾值，常見0.4V，具體電源芯片的規(guī)格書可以查到，則電源IC仍處于使能狀態(tài)，這時5V再次上電，只要達到電源IC的VIN工作電壓范圍就會重新輸出電壓。一般LDO的VIN更小，造成VCC_1V8比VDD_0V9更早上電，與設(shè)計的上電時序不符。

那為什么參考電路中也是通過這種RC延時來控制上電時序呢，原來參考電路中5V由12V經(jīng)過DC-DC產(chǎn)生，并且DC-DC的反饋電阻一般在幾十K級別，下電時可以起到電壓泄放的作用。而本次問題中使用的反饋電阻值太大，1M以上，無法很好泄放，造成快速上電時有殘電，RC延時不起作用，上電時序也就無法滿足主控的要求，主控工作異常。

4 解決方法

降低12V轉(zhuǎn)5V這個DC-DC的反饋電阻，當(dāng)然要在該電源IC允許的范圍內(nèi)，如果該電源IC不允許百K級的反饋電阻，也可以考慮增加泄放電阻，會增加點功耗。

?